KR960002764B1 - 고해상도의 미세패턴 형성방법 - Google Patents
고해상도의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR960002764B1 KR960002764B1 KR1019920023266A KR920023266A KR960002764B1 KR 960002764 B1 KR960002764 B1 KR 960002764B1 KR 1019920023266 A KR1019920023266 A KR 1019920023266A KR 920023266 A KR920023266 A KR 920023266A KR 960002764 B1 KR960002764 B1 KR 960002764B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- wet
- forming
- baking
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000000059 patterning Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229920003986 novolac Polymers 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000018109 developmental process Effects 0.000 description 12
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 12
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000004132 cross linking Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000006884 silylation reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000002522 swelling effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
내용 없음.
Description
제1도 내지 제5도는 종래의 DESIRE공정을 설명하기 위한 공정순서도.
제6도 내지 제8도는 본 발명에 의한 미세패턴 형성방법을 나타낸 공정순서도.
본 발명은 반도체장치 제조를 위한 패턴 형성방법에 관한 것으로, 특히 DESIRE(Diffusion Enhanced Silylating Resist)공정시 패턴의 프로파일 개선 방법에 관한 것이다.
LSI의 고집적화에 따라 고반사, 고단차기판상에서의 하프미크론(Half-micron) 이하의 리소그래피(Lithography)가 요구되어지게 되었다. 다층레지스트 공정은 이와 같은 요구에 부응하는 공정이나, 공정수가 많고 이로 인해 양산시에 있어서는 수율, 비용 등의 문제점이 있다. 이러한 문제점을 해결한 것이 1층 레지스트 공정인 레지스트 시릴화 공정으로서, 이 레지스트 시릴화 공정은 Coopmans와 Roland에 의해 DESIRE 공정으로서 먼저 발표되었다(Proc. of SPIE, Vol. 631, pp.34, 1986).
상기 DESIRE 공정을 제1도 내지 제5도를 참조하여 설명하면 다음과 같다.
피가공기판, 예컨대 웨이퍼(1)위에 포토레지스트(2)로서, 예컨대 네가티브(Negative)나 포지티브(Positive)형의 화학증폭형 포토레지스트(Chemically amplified Photoresist) 또는 노볼락계 포토레지스트(Novolac based Photoresist)를 도포한 후, 마스크(도시하지 않음)를 통해 상기 포토레지스트(2)를 노광(3)시키면(제1도 참조) 네가티브 포토레지스트인 경우, 포토레지스트가 노광된 영역(4)에서 산(Acid)이 형성되면서 PAC(Photo Active Compound)가 결합한다(제2도).
이어서 110℃ 이상에서 상기 노광된 포토레지스트를 베이크(Bake)하면 상기 노광영역(4)의 산이 확산되면서 수지(Resin)의 가교결합(Crosslinking)이 일어나 분자량이 커지게 되는 가교결합(Crosslink)을 한다(제3도). 포지티브형 포토레지스트인 경우에는 비노광영역이 베이크시 가교결합을 한다.
이어서 상기 노광된 포토레지스트를 100℃의 오븐안에서 실리콘을 함유하는 시릴화제(Silylated agent)인 HMDS(HexaMethylDiSilazane) 또는 TMDS(TetraMethylDiSilazane)의 가스분위기(6)에 노출시키면 상기 포토레지스트의 노광된 영역(7)은 수지(Resin)의 가교결합에 의해 실리콘 확산이 억제되며, 상대적으로 결합력이 약한 비노광부(2)에서는 수지가 상기 HMDS 또는 TMDS의 실리콘 원자와 반응하여 새로운 시릴화층(8)을 형성한다(제4도).
이어서 실제패턴 형성공정인 건식현상(Dry Development)시에 O2RIE(Reactive Ion Etching)를 실시하면 상기 시릴화층(8)내의 실리콘이 O2와 결합하여 SiOx(10)구조로 되면서 포토레지스트 식각시 마스크 역할을 하여 패턴을 형성하게 된다(제5도).
상기한 바와 같은 종래의 DESIRE 공정에 있어서는, 상기 제4도의 공정에서 실리콘원자의 확산에 의한 시릴화층 형성시에 팽창효과(Swelling effect)가 일어나는 문제가 있다. 즉, 원하지 않는 노광영역까지 실리콘 원자가 확산되어(제4도 참조부호 9 참조) 패턴의 선택성(Selectivity) 이 떨어지며, 식각시 팽창효과의 영향으로 오버행(Overhang)(제5도 참조부호 11)의 문제가 발생하여 고해상도의 미세패턴 형성에 어려움이 따른다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 고해상도의 미세패턴을 형성할 수 있는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 의한 고해상도의 미세패턴 형성방법은 피가공기판상에 포토레지스트를 도포한 후 소정의 마스크패턴을 적용하여 선택적으로 노광시키고 베이크하는 공정, 상기 베이크처리후 포토레지스트를 소정깊이로 습식현상하는 공정, 상기 포토레지스트의 습식현상이 이루어진 부위상에 시릴화층을 형성하는 공정, 상기 결과물을 건식현상하여 패턴을 형성하는 공정으로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제6도 내지 제8도에 본 발명의 WEBS(Wet Developement Before Silylation) 공정에 의한 미세패턴 형성방법을 나타내었다.
포토레지스트 도포, 자외선에 의한 노광 및 베이크공정은 상기 종래의 제1도 내지 제3도의 공정과 동일 하므로 이의 설명은 생략하며, 이어서 제6도를 참조하면, 상기 베이크공정 후, 일반적인 DESIRE 공정에서는 실리콘 확산공정이 진행되어 이때 팽창효과가 일어나 수직방향으로는 2000Å~3000Å정도 일어나며, 식각 후 오버행의 문제가 발생하는 수평방향으로도 500Å정도 팽창이 일어난다(제4도 참조). 이러한 팽창효과의 문제, 특히 수평방향으로의 팽창문제를 해결하기 위해 상기 노광 후의 베이크공정 후에 습식현상액(Wet Developer)을 이용하여 습식현상(Wet Developement)을 실시하면 네가티브 포토레지스트인 경우 수지의 가교결합이 일어나지 않은 비노광영역(2)이 상기 습식현상액에 의해 현상된다(제6도 참조부호 12참조). 이때의 현상되는 정도는 소프트베이크시의 온도 및 시간에 의존하며, 현상액의 농도에도 의존한다. 베이크공정시의 온도 및 시간, 현상액의 농도 조정에 의하여 500Å~3500Å의 범위내에서 습식현상을 실시한다. 포지티브 포토레지스트를 사용할 경우에는 노광영역(5)이 습식현상된다.
이어서 제7도를 참조하면, 100℃의 오븐안에서 실리콘을 함유하는 시릴화제(Silylated agent)인 HMDS(HexaMethylDiSilazene) 또는 TMDS(TetraMethylDiSilazane)의 가스분위기(6)에 상기 포토레지스트를 노출시키면 습식현상된 영역(12), 즉, 비노광부(2)에서 수지(Resin)가 상기 HMDS 또는 TMDS의 실리콘 원자와 반응하여 수직방향으로는 습식현상의 정도에 따라 2000Å~3000Å의 두께로 팽창된 시릴화층(13)이 형성되나, 원하지 않는 수평방향으로의 팽창은 억제된다.
이어서 제8도를 참조하면, O2플라즈마에 의한 건식현상을 실시하면 상기 습식현상된 영역(12)상에 형성된 시릴화층(13)의 실리콘원자가 O2와 결합하여 SiOx구조(14)로 되면서 포토레지스트 식각시 마스크역할을 하여 종래의 문제가 되었던 팽창효과로 인한 오버행의 문제가 없는 선택성 좋은 수직적인 패턴이 형성된다.
이하, 제1도 내지 제3도 및 제6도 내지 제8도를 참조하여 본 발명의 일실시예를 설명한다.
피가공기판, 예컨대 실리콘웨이퍼 또는 산화막위에 포지티브형이나 네가티브형의 화학증폭형 포토레지스트나 노볼락 및 PVP(Poly Vinyl Phenol) 수지를 베이스로 하는 포토레지스트로서, 포지티브형일 경우에는 JSR사의 Plasmask-30lu를, 네가티브형일 경우에는 Shiply상의 SAL-601-ER12를 0.8㎛~1.5㎛정도의 두께로 도포한다(제1도).
이어서 100℃~150℃의 온도로 90초간 소프트베이크를 실시하고 노광한 후(제2도), 패턴의 선택성을 높이기 위하여 110℃~140℃의 온도로 60초간 노광 후 베이크(Post Expose Bake)를 실시한다(제3도).
이어서 일반적으로 습식현상에 사용되는 현상액인 TOK사의 NMD-W(2.38%)를 이용하여 23.5℃에서 스프레이방식에 의해 20초~180초 사이에서 적당히 현상을 실시하면, 120℃에서 90초간 소프트베이크하고 110℃에서 60초간 노광 후 베이크한 경우라면 습식현상을 30초간 실시했을때 2500Å의 깊이(12)로 현상이 된다(제6도). 일반적인 SAL601-ER7의 수직방향으로의 팽창은 2000Å~2500Å이므로 제7도에 도시된 바와 같이 실리콘을 함유하는 시릴화제(6)인 HMDS나 TMDS를 오븐안에서 가스상태로 분위기를 형성하면 비노광영역이나 노광영역이 거의 수평하게 된다. 즉, 오버행의 문제가 되는 수평방향으로의 팽창이 억제된다.
이어서 MRC사의 BMC-600설비를 이용한 MERIE(Magnetron Enhanced Reactive Ion Etching) 방식으로 O2플라즈마에 의한 건식현상을 실시하여 패턴을 형성한다(제8도). 이때, RIE 방식이나 ECR(Electron Cyclotron Resonance) 방식의 설비를 이용할 수도 있다. 상기 건식현상시의 포토레지스트의 식각은 불소계통의 가스(CF4, C2F6, CHF3등)를 사용하거나 불소계통의 가스에 O2또는 N2를 첨가한 혼합 가스를 사용하여 행한다.
상술한 바와 같이 본 발명에 의하며, DESIRE 공정에 의한 패턴형성에 있어서의 시릴화공정시의 팽창효과, 특히 수평방향으로의 팽창효과를 억제할 수 있고, 건식식각시의 오버행 문제를 해결할 수 있으며, 특히 단차가 있는 패턴에서의 하프미크론 이하의 패턴형성이 가능하다.
Claims (6)
- 피가공기판상에 포토레지스트를 도포한 후 소정의 마스크패턴을 적용하여 선택적으로 노광시키고 베이크하는 공정, 상기 베이크처리 후 포토레지스트를 소정깊이로 습식현상하는 공정, 상기 포토레지스트의 습식현상이 이루어진 부위상에 시릴화층을 형성하는 공정, 상기 결과물을 건식현상하여 패턴을 형성하는 공정으로 이루어진 것을 특징으로 하는 미세패턴 형성방법.
- 제1항에 있어서, 상기 포토레지스트는 포지티브형 포토레지스트나 네가티브형 포토레지스트중에서 선택한 어느 하나임을 특징으로 하는 미세패턴 형성방법.
- 제1항에 있어서, 상기 포토레지스트는 화학증폭형 포토레지스트나 노볼락 및 PVP 수지를 베이스로 하는 포토레지스트중에서 선택한 최소한 하나임을 특징으로 하는 미세패턴 형성방법.
- 제1항에 있어서, 상기 습식현상시의 포토레지스트의 식각되는 깊이가 500Å~3500Å임을 특징으로 하는 미세패턴 형성방법.
- 제1항에 있어서, 상기 건식현상시의 식각방식은 RIE, MERIE 및 ECR중에서 선택한 한 방식임을 특징으로 하는 미세패턴 형성방법.
- 제5항에 있어서, 상기 방식에 의한 포토레지스트의 식각시 불소계통의 가스를 사용하거나 불소계통의 가스에 O2또는 N2를 첨가한 혼합가스를 사용하는 것을 특징으로 하는 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023266A KR960002764B1 (ko) | 1992-12-04 | 1992-12-04 | 고해상도의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023266A KR960002764B1 (ko) | 1992-12-04 | 1992-12-04 | 고해상도의 미세패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016549A KR940016549A (ko) | 1994-07-23 |
| KR960002764B1 true KR960002764B1 (ko) | 1996-02-26 |
Family
ID=19344685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023266A KR960002764B1 (ko) | 1992-12-04 | 1992-12-04 | 고해상도의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002764B1 (ko) |
-
1992
- 1992-12-04 KR KR1019920023266A patent/KR960002764B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016549A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170253B1 (ko) | 실리레이션을 이용한 사진식각방법 | |
| JP3057879B2 (ja) | 半導体装置の製造方法 | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US4988609A (en) | Method of forming micro patterns | |
| US5322764A (en) | Method for forming a patterned resist | |
| KR960002764B1 (ko) | 고해상도의 미세패턴 형성방법 | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100327771B1 (ko) | 이온충격공정을견디기위해화학처리된포토레지스트 | |
| US6528398B1 (en) | Thinning of trench and line or contact spacing by use of dual layer photoresist | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| KR920005782B1 (ko) | O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| KR100350762B1 (ko) | 미세 패턴 형성 방법 | |
| US6514874B1 (en) | Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features | |
| KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100442968B1 (ko) | 반도체소자의감광막형성방법 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| KR0130386B1 (ko) | 포토레지스트 패턴 형성방법 | |
| KR100187370B1 (ko) | 반도체장치의 패턴형성방법 | |
| KR940007445B1 (ko) | 마스크(Mask)의 제조방법 | |
| KR0170898B1 (ko) | 액상 실리레이션을 이용한 감광막패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060105 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |