KR960002688B1 - 이중링 구조하의 모듈통신을 위한 송신 장치 - Google Patents

Abstract

내용 없음.

Description

이중링 구조하의 모듈통신을 위한 송신 장치

제1도는 본 발명의 이중링 구조하의 모듈통신을 위한 송신장치의 전체 블럭구성도.

제2도는 본 발명에 따른 자기셀 송신부의 블럭구성도.

제3도는 본 발명에 따른 우회셀 송신부의 블럭구성도.

* 도면의 주요부분에 대한 부호의 설명

1-1 : 자기셀 송신부 1-2 : 우회셀 송신부

1-3 : 신호 중재부

본 발명은 국제표준 기구인 CCITT에서 권고한 광대역 종합정보통신망의 사망자-망 인터페이스 규격에 준하는 동일 기능모듈들을 두개의 링에 의해 연결하는 송신장치에 관한 것이다.

본 발명은 모듈간 통신을 위해 4옥텟의 헤더와 52옥텟의 페이로드로 정의된 56옥텟의 모듈통신용 셀 단위로 동작하며, 장치 내부적으로는 32비트 단위를 기본으로 처리한다. 이와같은 모듈통신 기능은 광대역 종합정보통신망 사용자-망 인터페이스의 프로토콜 기준 모델중 ATM(Asynchronous Transfer Mode)게층 하위에서 수행된다. 기본적으로 송신부와 수신부로 구성되어 각각 2개의 물리적인 전송매체에 접속되며, 2개의 전송매체의 전송방향은 서로 반대이고 각각 링을 형성한다.

본 발명에 해당하는 송신부는 다중화된 다양한 특성의 8-비트 단위 자기셀과 2개의 링으로부터 수신한 다른 목적지의 32-비트 단위 우회셀을 입력으로 받아서 각각 서로 다른 FIFO를 이용하여 2개의 링중 선택한 1개의 링으로 송신데이타를 송신한다.

그런데 이러한 모듈통신을 위한 송신장치는 입력된 자기셀과 우회셀을 각각 독립적으로 처리하는 데이타 처리시간 및 FIFO내의 대기시간을 최소한으로 줄이고 특히, 자기기셀 보다 우회셀의 송신을 우선적으로 처리하여 링상의 셀 전달 지연을 최소로 유지할 것이 요구된다.

따라서, 본 발명은 입력된 자기셀과 우회셀을 각각 독립적으로 처리하는 데이타 처리시간 및 FIFO내의 대기시간을 최소한으로 줄이고 특히, 자기기셀 보다 우회셀의 송신을 우선적으로 처리하여 링상의 셀 전달 지연을 최소로 유지시키는 송신장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 8-비트 단위의 자기셀입력데이타를 자신의 FIFO에 저장한 후 53옥텟 단위로 읽어내어 8옥텟의 헤더를 붙여서 32-비트 단위로 변환하여 데이타와 함께 자기셀 송신데이타 시작신호를 출력시키고, 서로 반대방향의 2개의 링에 있어서 제1링 및 제2링중 어느 링으로 보내는 송신데이타인지 확인하여 제1링 및 제2링 자기셀 송신데이타 쓰기신호를 발생하는 자기셀 송신수단과, 수신측으로 부터의 32-비트 단위의 우회셀 입력데이타를 자신의 FIFO에 저장한 후 14롱워드(56옥텟)단위로 읽어내어 32-비트 단위로 데이타와 함께 우회셀 송신데이타 시작신호를 출력시키고 2개의 링에 있어서 제1링 및 제2링중 어느링으로 보내는 송신데이타인지 확인하여 제1링 및 제2링 우회셀 송신데이타 쓰기신호를 발생하는 우회셀 송신수단, 및 상기 자기셀 송신부의 출력신호들과 우회셀 송신부의 출력신호들을 입력으로 받아서 중재하여 제1링에 관한 신호이면 제1링으로 제1링 송신데이타 시작신호와 제1링 송신데이타와 제1링 송신데이타 쓰기신호를 출력시키고, 제2링에 관한 신호이면 제2링으로 링 송신데이타 시작신호와 링2송신데이타와 링2 송신데이타 쓰기신호를 송신하는 신호중재수단을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 전체 블럭구성도로써, 도면에서 1-1은 자기셀 송신부, 1-2는 우회셀 송신부, 1-3은 신호 중재부를 각각 나타낸다.

도면을 참조하여 본 발명의 송신장치의 동작을 상세히 설명하면, 자기셀 송신부(1-1)는 자기셀쓰기신호가 TTL레벨 0인 동안 자기셀클럭(19.44MHz)에 동기된 자기셀시작신호와 8-비트단위의 자기셀입력데이타를 자체내의 FIFO에 저장한다. FIFO에 저장된 자기셀이 53옥텟 이상이고 우회셀 송신부(1-2)로부터의 엠프티(Empty)신호가 엠프티상태를 나타내며 우회셀 송신부(1-2)가 동작중이 아니면 53옥텟크기의 자기셀을 시스템클럭(62.5MHz)과 동기시켜서 읽어낸 후 물리계층의 물리매체접속과 관련된 프레임동기를 위해 최상위 3옥텟의 헤더를 붙여서 32-비트 단위로 단위변환시킨 후 14롱워드(56옥텟)크기로 자기셀 송신데이타를 자기셀 송신데이타 시작신호와 함께 출력시킨다.

그리고, 자기셀의 8-비트 단위의 53옥텟중 첫번째 옥텟의 특정 데이타비트가 0인지 1인지 확인하여, 0이면 링1 자기셀 송신데이타 쓰기신호를 출력시키고 1이면 링2 자기셀 송신데이타 쓰기신호를 출력시킨다. 또한 상태신호로서 우회셀 송신부(1-2)에 자기셀 송신부 동작중신호를 출력하는데, 자신이 동작중이면 TTL 레벨 0으로, 동작중이 아니면 TTL레벨 1로 출력시킨다.

우회셀 송신부(1-2)는 우회셀쓰기신호가 TTL 레벨 0인 동안 시스템클럭의 4분주클럭(15.62MHz)에 동기된 우회셀시작신호와 32-비트 단위의 우회셀 입력데이타를 자체의 FIFO에 저장한다.

FIFO에 저장된 우회셀이 1개의 롱워드(Longword)이상이고 자기셀 송신부(1-1)가 동작중이 아니면 시스템클럭의 4분주클럭과 동기시켜서 14롱워드(56옥텟)크기로 읽어낸후 32-비트 단위의 우회셀 송신데이타를 우회셀 송신데이타 시작신호와 출력시킨다. 그리고, 우회셀의 14롱워드중 첫번째 롱워드의 특정 데이타 비트가 0인지 1인지 확인하여 0이면 링1 우회셀 송신데이타 쓰기신호를 출력시키고, 1이면 링2 후회셀 송신 데이타 쓰기신호를 출력시킨다.

또한, 상태신호로서 자기셀 송신부(1-1)에 우회셀 송신부 동작중 신호를 출력하는데, 자신이 내부동작중이면 TTL 레벨 0으로, 내부동작중이 아니면 TTL 레벨 1로 출력시킨다. 또한, 엠프티신호를 상기 자기셀 송신부(1-1)로 출력하는데 FIFO내의 우회셀신호가 엠프티이면 TTL 레벨 0으로, 1개의 롱워드 이상이면 TTL 레벨 1로 출력시킨다.

신호중재부(1-3)는 자기셀 송신부(1-1)와 우회셀 송신부(1-2)가 항상 둘중 하나만 동작중이므로 자기셀 송신부(1-1)의 출력신호들과 우회셀 송신부(1-2)의 출력신호들을 받아서 링1에 관한 신호이면, 링1측으로 링1 송신데이타 시작신호와 링1 송신데이타와 링1 송신데이타 쓰기신호를 출력시키고, 링2에 관한 신호면 링2 측으로 링2 송신데이타 시작신호와 링2 송신데이타와 링2 송신데이타 쓰기신호를 출력시킨다.

상기 자기셀 송신부(1-1)에서는 동작중 신호를, 우회셀 송신부(1-2)에서는 엠프티신호와 동작중 신호를 상태신호로서 출력하여 상대송신부가 동작중이면 동작이 끝난 후 자신의 송신부가 동작하고, 우회셀 송신부(1-2)의 FIFO에 저장된 데이타를 자기셀 송신부(1-1)의 FIFO에 저장된 데이타보다 우선적으로 송신시킨다.

제2도는 본 발명에 따른 자기셀 송신부(1-1)의 세부구성도로서, 도면에서 2-1은 9비트 단위 병렬 동기 FIFO, 2-2는 카운터회로, 2-3은 단위 변환 및 자기셀 제어신호발생회로, 2-4는 자기셀 읽기신호 발생회로, 2-5는 D플립플롭부, 2-6은 링 선택회로를 각각 나타낸다.

9-비트 단위 병렬 동기 FIFO(2-1)는 시스템 클럭과 리셋신호를 입력받으며, 자기셀쓰기신호의 입력에 따라 자기셀 클럭에 동기되게 자기셀 시작신호와 자기셀 입력데이타를 수신한다. 그리고 자기셀 읽기신호가 인가됨에 따라 자기셀출력 시작신호와 자기셀출력 데이타를 출력하며, 별도로 프로그래머블 얼모스트 엠프티(Programmable Almost Empty) 신호를 내장하는데 이 신호는 자기셀 입력데이타가 53옥텟 이상 저장되면 TTL레벨 0에서 1로 출력된다.

카운터 회로(2-2)는 시스템 클럭과 리셋신호를 입력받으며 우회셀 송신부(1-2)로부터 엠프티신호와 우회셀 송신부 동작신호를 입력받고, 상기 9-비트 단위 병렬 동기 FIFO(2-1)로부터 프로그래머블 얼모스트 엠프티신호를 입력받는데, 상기 프로그래머블 얼모스트 엠프티신호가 TTL레벨 1이고 우회셀 송신부(1-2)의 엠프티신호가 엠티상태이며, 우회셀 송신부 동작중신호가 동작이 아님을 나타내면, 시스템클럭에 동기되어 카운터동작을 시작하고 카운터 출력값는 1부터 58까지 증가한 후 0으로 다시 초기화된다.

자기셀 읽기신호 발생회로(2-4)는 리셋신호와 상기 카운터신호(2-2)의 카운터 출력값을 입력받는데, 카운터 출력값이 1부터 53까지 증가하는 동안 계속해서 자기셀 읽기신호를 TTL레벨 0으로 발생한다. 이 신호에 의해 9-비트 단위 병렬 동기 FIFO(2-1)에 저장된 자기셀시작신호와 자기셀입력데이타가 시스템클럭에 동기되어 53옥텟 크기로 읽혀지게 된다.

단위변환 및 자기셀제어신호 발생회로(2-3)는, 시스템클럭과 리셋신호, 그리고 우회셀 송신부(1-2)로부터의 엠프티신호와 우회셀 송신부 동작신호를 입력받고, 상기 9-비트 단위 병렬 동기 FIFO(2-1)로부터 프로그래머블 얼모스트 엠프티신호를 입력받으며, 상기 자기셀 읽기신호 발생회로(2-4)로부터 자기셀 읽기신호를 입력받는다. 프로그래머블 얼모스트 엠프티 신호가 TTL레벨1(53옥텟 이상)이고 우회셀 송신부(1-2)의 엠프티신호가 엠프티상태이며 동작중신호가 동작중이 아님을 나타내면, 동작을 시작하여 32-비트 단위변환을 하기 위한 출력신호 0내지 출력신호 3과 32-비트 출력신호를 발생하여 D-F/F(2-5)에 전달한다. 그리고, 자기셀 송신부 동작신호를 우회셀 송신부(1-2)로 전달하여 동작중임을 알리고 32-비트 데이타 쓰기신호, 링선택신호와 구간신호를 출력한다.

D플립플롭부(2-5)는 65개의 D플립플롭으로 구성되고, 리셋신호와, 9-비트 단위 병렬 동기 FIFO(2-1)와 단위변환 및 자기셀제어신호 발생회로(2-3)로부터 53옥텟크기의 데이타(자기셀 출력시작신호, 자기셀출력데이타)와 신호들(출력신호 0 내지 출력신호3, 32비트 출력신호)를 입력받아서 자기셀에 물리계층의 물리매체접속과 관련된 프레임동기를 위해 최상위 3옥텟의 헤더를 데이타값과 무관하게 붙여서 32-비트 단위의 56옥텟 크기로 변환하여 32-비트 단위의 자기셀 송신데이타와 자기셀 송신데이타 시작신호를 출력한다. 여기서, 자기셀 송신데이타 시작신호는 자기셀 송신데이타가 첫번째 롱워드구간이 동안만 TTL레벨 1로 유지하고 다른 구간 동안은 TTL레벨 0으로 유지하는 신호이다.

링선택회로(2-6)는 단위변환 및 자기셀제어신호 발생회로(2-3) 상기 32-비트 데이타 쓰기신호, 링선택신호, 구간신호와 함께 상기 9-비트 단위 병렬 동기 FIFO(2-1)로부터 자기셀출력데이타를 입력받아 자기셀출력데이타의 53옥텟중 첫번째 옥텟의 특징 데이타비트가 0인지 1인지 확인하여 0이면 링1 자기셀 송신 데이타 쓰기 신호를 출력시키고, 1이면 링2 자기셀 송신데이타 쓰기신호를 출력시킨다.

제3도는 우회셀 송신부(1-2)의 세부 구성도로서, 도면에서 3-1은 4분주회로, 3-2는 33비트 단위병렬 동기 FIFO, 3-3은 카운터 회로, 3-4는 우회셀 제어신호발생회로, 3-5는 우회셀 읽기신호발생회로, 3-6은 D플립플롭부, 3-7은 링 선택회로를 각각 나타낸다.

4분주회로(3-1)는 시스템클럭과 리셋회로를 입력받아 시스템클럭(62.5MHz)을 4분주하여 4분주클럭(15.625MHz)을 발생한다.

33-비트 단위 병렬 동기 FIFO(3-2)는 우회셀 쓰기신호의 입력에 따라 우회셀시작신호와 우회셀 출력테이타를 입력받고 상기 4분주회로(3-1)의 출력인 4분주클럭을 입력받으며, 별도로 엠프티신호를 내장하였다가 우회셀 입력데이타가 1개의 롱워드 이상 저장되면 TTL레벨 0에서 1로 출력된다.

카운터회로(3-3)는 리셋신호와 자기셀 송신부 동작중신호와 상기 4분주회로(3-1)로붙의 4분주클럭과, 상기 33-비트 단위 병렬 동기 FIFO(3-2)로부터의 엠프티신호를 입력받아 상기 엠프티신호가 TTL레벨 1이고 자기셀 송신부 동작중신호가 동작중이 아님을 나타내면, 입력되는 4분주클럭에 동기되어 카운터동작을 시작하고 카운터출력값은 1부터 14까지 증가한 후 0으로 다시 초기화된다.

우회셀 읽기신호 발생회로(3-5)는 상기 카운터 출력값을 입력으로 받아 카운터 출력값이 1부터 14까지 증가하는 동안 계속해서 우회셀 읽기신호를 TTL레벨 0으로 발생한다. 이 신호에 의해 33-비트 단위 병렬 동기 FIFO(3-2)에 저장된 우회셀 입력데이타는 4분주 클럭에 동기되어 14롱워드(56옥텟)크기로 읽혀져 우회셀 출력 시작번호와 우회셀 출력데이타로서 출력된다.

우회셀 제어신호 발생회로(3-4)는 4분주 클럭과 리셋회로를 입력받으며, 상기 33-비트 단위 병렬 동기 FIFO(3-2)로부터 엠프티신호를 입력받고, 자기셀 송신부(1-1)로부터의 자기셀 송신부 동작중신호를 입력 받는다. 엠프티신호가 TTL레벨 1이고 자기셀 송신부 동작중신호가 자기셀 송신부(1-1)가 동작중이 아님을 나타내면 32-비트 출력신호를 발생하여 D플립플롭부로 전달한다. 또한, 우회셀 송신부 동작중신호를 자기셀 송신부(1-1)로 전달하여 동작중임을 알리고 32-비트 데이타 쓰기신호, 링선택신호와 구간신호를 링선택회로(3-7)로 출력시킨다.

D플립플롭부(3-6)는 33개의 D플립플롭을 구비하고, 33-비트단위 병렬 동기 FIFO(3-2)와 우회셀 제어신호 발생회로(3-4)로부터 14롱워드 크기의 데이타(우회셀 출력시작신호, 우회셀 출력데이타)와 신호들(32비트 출력신호, 리셋신호)을 받아서 32-비트 단위의 우회셀 송신데이타와 우회셀 송신데이타 시작신호를 출력한다. 우회셀 송신데이타 시작신호는 우회셀 송신데이타가 첫번째 롱워드구간인 동안만 TTL레벨 1로 유지하고 다른 구간 동안은 TTL레벨 0으로 유지하는 신호이다.

링선택회로(3-7)는 32-비트 데이타 쓰기신호, 링선택신호, 구간신호를 수신하는 동시에 우회셀 출력데이타를 수신하여 우회셀 출력데이타중 첫번째 롱워드의 특정 데이타비트가 0인지 1인지 확인하여, 0이면 링1 우회셀 송신데이타 쓰기신호를 출력시키고, 1이면 링2 우회셀 송신데이타 쓰기신호를 출력시킨다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은, 광대역 종합정보통신망의 사용자-망 인터페이스에 위치한 대용량의 가입자 액세스 노드를 구성하는 단위 모듈들간의 고속의 통신이나 큰거리내에 분산되어 있는 가입자 액세스 노드들간의 고속 통신 서비스를 ATM에 기초하여 공중망이나 사설망 영역에서 제공하는데 이용할 수 있으며, 예로서 집중형 가입자 액세스 노드, ATM근거리망이나 ATM-기가 비트(Gigabit) LAN등의 송신장치에 적용될 수 있다.

Claims (3)

1. 8-비트 단위의 자기셀입력데이타를 자신의 FIFO에 저장한후 53옥텟 단위로 읽어내어 3옥텟의 헤더를 붙여서 32-비트 단위로 변환하여 데이터와 함께 자기셀 송신데이타 시작신호를 출력시키고, 서로 반대 방향의 2개의 링에 있어서 제1링 및 제1링 중 어느 링으로 보내는 송신데이타인지 확인하여 제1링 및 제2링 자기셀 송신데이타 쓰기신호를 발생하는 자기셀 송신수단(2-1)과, 수신측으로부터의 32-비트 단위의 우회셀 입력데이타를 자신의 FIFO에 저장한 후 14롱워드(53옥텟)단위로 읽어내어 32-비트 단위로 데이터와 함께 우회셀 송신데이타 시작신호를 출력시키고 2개의 링에 있어서 제1링 및 제2링중 어느 링으로 보내는 송신데이타인지 확인하여 제1링 및 제2링 우회셀 송신데이타 쓰기신호를 발생하는 우회셀 송신수단(2-2), 및 상기 자기셀 송신부(2-1)의 출력신호들과 우회셀 송신부(2-2)의 출력신호들을 입력으로 받아서 중재하여 제1링에 관한 신호이면 제1링으로 제1링 송신데이타 시작신호와 제1링 송신데이타와 제1링 송신데이타 쓰기신호를 출력시키고, 제2링에 관한 신호이면 제2링으로 링 송신데이타 시작신호와 링2 송신데이타와 링2 송신데이타 쓰기신호를 송신하는 신호중재수단(2-3)을 구비하는 것을 특징으로 하는 모듈통신을 수행하는 송신장치.
2. 제1항에 있어서, 상기 자기셀 송신수단(1-1)은, 시스템 클럭과 리셋신호를 입력받으며, 자기셀쓰기신호의 입력에 따라 자기셀 클럭에 동기되게 자기셀시작신호와 자기셀 입력데이타를 수신하고, 자기셀 읽기 신호가 인가됨에 따라 자기셀출력시작신호와 자기셀 출력 데이터를 출력하여 자기셀입력데이타가 53옥텟 이상 저장되면 하이상태로 출력되는 프로그래머블 얼모스트 엠프티(Programmable Almost Empty)신호를 내장하는 9-비트 단위 병렬 동기 FIFO(2-1)와, 시스템 클럭과 리셋신호를 입력받으며 우회셀 송신부(1-2)로부터 엠프티신호와 우회셀 송신부 동작신호를 입력받고, 상기 9-비트 단위 병렬 동기 FIFO(2-1)로 부터 프로그래머블 얼모스트 엠프티신호를 입력받아 상기 프로그래머블 얼모스트 엠프티신호가 TTL레벨 1이고 우회셀 송신부의 엠프티신호가 엠티상태이며, 우회셀 송신부 동작중신호가 동작중이 아님을 나타내면, 시스템클럭에 동기되어 계수단을 시작하는 카운터 회로(2-2)와, 리셋신호와 상기 카운터회로(2-2)의 카운터 출력값을 입력받아 카운터 출력값이 증가하는 동안 계속해서 자기셀 읽기 신호를 9-비트 단위 병렬 동기 FIFO(2-2)에 출력하여 저장된 읽기신호를 9-비트 단위 병렬 동기 FIFO(2-1)에 출력하여 저장된 자기셀시작신호와 자기셀입력데이타가 시스템클럭에 동기되어 읽혀지게 하는 자기셀 읽기신호 발생회로(2-4)와, 시스템클럭과 리셋신호, 우회셀 송신부(1-2)로부터의 엠프티신호와 우회셀 송신부 동작신호를 입력받고, 상기 9-비트 단위 병렬 동기 FIFO(2-1)로부터 프로그래머블 얼모스트 엠프티신호를 입력받으며, 상기 자기셀 읽기신호 발생회로(2-4) 로부터 자기셀 읽기신호를 입력받아 프로그래머블 얼모스트 엠프티 신호가 TTL레벨1(53옥텟)이고 우회셀 송신부(1-2)의 엠프티신호가 엠프티상태이며 동작중신호가 동작중이 아님을 나타내면, 동작을 시작하여 32-비트단위변환을 하기 위한 출력신호와 32-비트 출력신호를 발생하며, 자기셀 송신부 동작중신호를 우회셀 송신부(1-2)로 전달하여 동작중임을 알리고 32-비트 데이터 쓰기신호, 링선택신호와 구간신호를 출력하는 단위변환 및 자기셀제어신호 발생회로(2-3)와, 리셋신호와, 9-비트 단위 병렬 동기 FIFO(2-1)와 단위변환 및 자기셀제어신호 발생회로(2-3)로부터 53옥텟크기의 자기셀 출력데이타와 자기셀출력시작신호와 32-비트 단위변환을 하기 위한 출력신호를 입력받아 자기셀에 물리계층의 물리매체접속과 관련된 프레임동기를 위해 취상위 3옥텟의 헤더를 데이터값과 무관하게 붙여서 32-비트 단위의 56옥텟 크기로 변환하여 32-비트 단위의 자기셀 송신데이타와 자기셀 송신데이타 시작신호를 출력하는 링선택회로(2-6)를 구비하는 것을 특징으로 하는 모듈통신을 수행하는 송신장치.
3. 제1항에 있어서, 상기 수신수단(1-2)은, 시스템클럭과 리셋회로를 입력받아 시스템클럭(62.5MHz)을 4분주하여 4분주클럭(15.625MHz)을 발생하는 4분주회로(3-1)와, 우회셀 쓰기신호의 입력에 따라 우회셀시작신호와 우회셀 출력데이타를 입력받고 상기 4분주회로(3-1)의 출력인 4분주클럭을 입력받으며, 별도로 엠프티신호를 내장하였다가 우회셀 입력데이타가 1개의 롱워드이상 저장되면 TTL레벨 0에서 1로 출력시키는 33-비트 단위 병렬 동기 FIFO(3-2)와, 리셋신호와 자기셀 송신부 동작중신호와 상기 4분주회로(3-1)로부터의 4분주클럭과, 상기 33-비트 단위 병렬 동기 FIFO(3-2)로부터의 엠프티신호를 입력받아 상기 엠프티신호가 TTL레벨 1이고 자기셀 송신부 동작중신호가 동작중이 아님을 나타내면, 입력되는 4분주클럭에 동기되어 계수를 수행하는 카운터회로(3-3)와, 상기 카운터회로(3-3)의 출력값을 입력으로 받아 카운터 출력값이 증가하는 동안 계속해서 우회셀 읽기신호를 33-비트 단위 병렬 동기 FIFO(3-2)로 출력하는 우회셀 읽기신호 발생회로(3-5)와, 4분주 클럭과 리셋회로를 입력받으며, 상기 33-비트 단위 병력 동기 FIFO(3-2)로부터 엠프티신호를 입력받고, 자기셀 송신부(1-1)로부터의 자기셀 송신부 동작신호를 입력받아, 엠프티신호가 TTL레벨 1이고 자기셀 송신부 동작중신호가 자기셀 송신부(1-1)가 동작중이 아님을 나타내면 32-비트 출력신호를 발생하며, 우회셀 송신부 동작중신호를 자기셀 송신부(1-1)로 전달하여 동작중임을 알리고 32-비트 데이타 쓰기신호, 링선택신호와 구간신호를 출력하는 우회셀 제어신호 발생회로(3-4)와, 33-비트 단위 병렬 동기 FIFO(3-2)와 우회셀 제어신호 발생회로(3-4)로부터 14롱워드 크기의 우회셀 출력데이타와 우회셀 출력시작신호와 32비트 출력신호 및 리셋신호를 받아서 32-비트 단위의 우회셀 송신데이타와 우회셀 송신데이타 시작신호를 출력하는 D플립플롭부(3-6)와, 32-비트 데이타쓰기 신호, 링선택신호, 구간신호를 수신하는 동시에 우회셀 출력데이타를 수신하여 우회셀 출력데이타중 첫번째 롱워드의 특정 데이타비트가 0인지 1인지 확인하여, 0이면 링1 우회셀 송신데이타 쓰기신호를 출력시키고, 1이면 링2 우회셀 송신데이타 쓰기신호를 출력시키는 링선택회로(3-7)를 구비하는 것을 특징으로 하는 모듈통신을 수행하는 송신장치.