KR960001356B1 - 리지드형 다층 프린트 배선판의 제조방법 - Google Patents

리지드형 다층 프린트 배선판의 제조방법 Download PDF

Info

Publication number
KR960001356B1
KR960001356B1 KR1019870005388A KR870005388A KR960001356B1 KR 960001356 B1 KR960001356 B1 KR 960001356B1 KR 1019870005388 A KR1019870005388 A KR 1019870005388A KR 870005388 A KR870005388 A KR 870005388A KR 960001356 B1 KR960001356 B1 KR 960001356B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
metal foil
sheet
foil
Prior art date
Application number
KR1019870005388A
Other languages
English (en)
Other versions
KR880012123A (ko
Inventor
쇼오지 시가
신이찌 고니시
히데오 스다
요시아끼 오기와라
Original Assignee
후루가와 덴기 고오교오 가부시기가이샤
구사가베 엣지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루가와 덴기 고오교오 가부시기가이샤, 구사가베 엣지 filed Critical 후루가와 덴기 고오교오 가부시기가이샤
Publication of KR880012123A publication Critical patent/KR880012123A/ko
Application granted granted Critical
Publication of KR960001356B1 publication Critical patent/KR960001356B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

내용 없음.

Description

리지드형 다층 프린트 배선판의 제조방법
제1a-1g도는 본 발명의 한 실시예에 의한 2층 프린트 배선판의 제조방법을 공정순으로 설명하는 단면도.
제2a-2g도는 본 발명의 다른 실시예에 의한 2층 프린트 배선판의 제조방법을 공정순으로 설명하는 단면도.
제3a도와 제3b도는 본 발명의 다른 실시예인 3층 프린트 배선판의 제조방법의 주요부분의 공정을 설명하는 단면도.
제4a도와 제4b도는 본 발명의 또 다른 실시예인 4층 프린트 배선판의 제조방법의 주요부분의 공정을 설명 하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
3 : 구멍 8a, 8b, 8c : 제1층 회로배선
9, 19, 34a, 34b : 절연접착층 10, 20, 30, 40 : 금속기판
11a, 11b, 11c : 제2층 회로배선 31a, 31b, 41a, 41b : 내열성 수지박
32b, 33a, 42b, 43a : 금속박
37a, 37b, 47a, 7b : 관통구멍(through hole)
41c : 절연수지박 44a, 44b, 44c : 접착성 수지
본 발명은 전자부품을 탑재하는 프린트 배선판, 특히 경제성이 뛰어남과 동시에 고밀도의 표면장치를 가능하게 하는 리지드(rigid)형 다층 프린트 배선판의 제조방법에 관한 것이다.
종래 프린트 배선판으로서, 종이페놀이나 유리에폭시판위에 구리박을 강고하게 덧붙인 다음, 여기에 부식처리를 하여 일정한 회로를 형성한 것이라거나 그렇지 않으면 이것들을 다층으로 적층하여 고밀도화한 것을 사용하여 왔다. 이와같은 프린트 배선판은 양산할 수 있으므로 비교적 경제성이 뛰어난 면을 지니고 있으나, 다른면에서는 수지를 기판재료로 하고 있기 때문에 열전도성, 방열성이 부족하다고 하는 결점도 지니고 있다. 이때문에 고밀도의 표면포장에 의하여 부품을 탑재한 프린트 배선판에서는 열관리상의 허용한계에 도달하고 있는 경우가 많고 특히 비교적 큰 전력을 사용하는 전원회로나 동력전자회로에 있어서는 조급하게 해결을 요하는 문제로 되어 있다. 즉, 전자부품이 고밀도로 소형화됨과 동시에 표면포장형으로 이행하는 경우, 기판의 방열성에 관한 문제는 보편적 중요성을 가져온다고 말할 수 있다.
이상의 문제의 대응책으로서 열전도성의 큰 알루미나등의 세라믹을 기판에 채용한 프린트 배선관을 사용하는 것은 공지되어 있다. 그러나, 이와같은 세라믹기판은 전술한 수지를 사용한 프린트 배선판에 비하여 2-3배의 비싼 제조코스트가 될뿐 아니라, 그 제조에 특수한 공정을 필요로 하는 문제가 있었다.
또, 세라믹기판인 경우, 기판의 가열 열처리시에 치수변화가 일어남과 동시에 그 변형을 회피할 수 없기 때문에 기판의 형상에 대한 제약이 크다고 하는 문제가 있었다.
한편, 알루미늄기판에 절연층을 개재하여 구리박을 덧붙인 다음, 구리박에 부식처리를 하여 프린트 배선판을 형성한 것도 알려져 있다. 그러나, 이런 종류의 프린트 배선판의 경우, 대부분은 1층 편면 프린트 배선판이기 때문에 고밀도 포장을 충분히 달성할 수 없다고 하는 문제가 남아 있었다.
알루미늄판등의 금속제기판의 양면에 프린트회로를 형성하려하면 당연한 일로서 관통구멍(through hole)회로와 금속기판의 전기적인 절연이 불가결하기 때문에 제조공정이 복잡하게 될뿐 아니라 관통구멍 부분의 전기적 신뢰성에도 중대한 문제가 남아있게 되었다.
이에 대하여, 예컨데 일본국 특허출원 공개 소화 58-9399호 공보에는 가요성 (flexible) 절연필름에 관통구멍 회로를 포함하는 양면 프린트 배선 회로를 형성한 다음, 이 필름을 금속기판위에 절연층을 개재하여 덧붙인 것을 특징으로 한 금속베이스 2층 프린트 배선판의 제조방법이 제안되고 있다.
그러나 이 방법과 같이 회로형성을 완료한 가요성의 프린트 배선필름을 금속기판상에 덧붙인 2층 프린트 배선판의 제조방법에서는 프린트 배선을 유지하고 있는 가요성 절연필름이 금속기판으로 덧붙일때의 열이나 프레스 압력에 의하여 신장하여 버려서 프린트 배선의 변형이나 파손이 다발하여 고정밀도로 또한 높은 신뢰성의 다층 프린트 배선판을 얻는 것이 불가능하였다.
본 발명의 주된 목적은 전술한 종래 기술의 여려가지 문제점에 비추어, 프린트 배선의 변형이나 파손이 없는 높은 정밀도하고 높은 신뢰성의 다층 프린트 배선판을 특수한 공정을 이용하지 않고도 제조할 수 있으며, 따라서 코스트 저감과 양산화도 가능한 개량된 리지드형 다층 프린트 배선판의 제조방법을 제공함에 있다.
본 발명의 한가지 형태에 의하면 전술한 목적을 달성하기 위하여, 절연성 수지박층과 금속박 도체회로층과 이것들 양층을 관통하는 여러개의 도통구멍으로부터 실질적으로 구성된 다층회로 시이트를 금속기판상에 절연층을 개재하여 접합함에 있어서, 먼저 다층회로 시이트의 한쪽 표면(한쪽면의 가장 바깥층)에 회로배선 패턴을 가공하지 않은 금속박을 남긴 다층회로 중간시이트를 준비한다. 이 중간시이트의 다른쪽 표면 및 경우에 따라서는 그 내층부는 일정한 회로배선가공이 이미 끝내도록 되어 있다. 이어서 이 중간시이트의 다른쪽 표면이 절연층을 개재하여 금속기판의 표면과 접합하고, 그런 다음 전술한 한쪽표면의 회로배선패턴을 아직 가공하지 않은 금속박에 회망하는 회로배선패턴이 형성된다.
본 발명에 있어서, 다층회로 시이트의 출발재료는 절연성 수지박층의 한쪽면 또는 양면에 접착성 수지 또는 직접 열압착에 의하여 금속박을 덧붙여서 된 가요성 금속박 인장시이트이며, 따라서 다층회로시이트라고 하는 용어는 이 가요성 금속박 인장시이트에 도통구멍을 포함하는 필요회로를 형성한 것 및 다시금 이것을 복수층에 대하여 적층한 것을 포함한다. 또, 절연성 수지박층은 절연성수지박과 접착성 수지로 구성되어 있어도 좋고, 이것들의 두께는 열전도의 점에서 전기절연성에 지장이 없는 범위에서 가급적 엷은 것이 바람직하며, 구체적으로는 절연성 수지박층은 0.1mm 이하의 두께가 가장 적합하다.
전술한 수지박으로서는 예컨데 폴리이미드, 폴리이미드함침 유리직물, 에폭시함침 유리직물, 폴리아미드이미드, 폴리아미드, 폴리에스테르 등을 사용할 수 있으며, 특히 폴리이미드는 내열성이라는 점에서 가장 적합하다. 각 회로층 사이의 층에는 절연수지박을 존재시키는 것이 신뢰성이라는 점에서 특히 바람직하므로 3층 이상의 다층회로 시이트를 형성하는 경우에는 각층의 회로배선 헝성면끼리의 접합은 절연수지박의 양면에 접착성 수지를 배치한 절연성 접착층을 개재하여 실시하는 것이 가장 바람직하다.
또, 본 발명에 있어서 금속박으로서는 도전성, 기계적 강도, 납땜이나 도금등의 화학·야금적 특성 및 경제성 등의 면으로부터 구리박을 사용하는 것이 가장 적합하다.
나아가서, 본 발명에 있어서 금속기판으로서는 구리, 알루마늄, 철 또는 이것들의 1종 이상을 주성분으로하는 합금으로 된 금속판이 가격, 가공성, 방열성 등의 면에서 가장 적합하다. 이것들 금속판은 필요에 따라서 미리 절연처리가 된 것 혹은 방식처리(防食處理)된 것을 사용하여도 좋다.
본 발명에 의하면 금속기판과 가요성 금속박 인장시이트를 채용하여 다층 프린트 배선판의 방열성 및 전열특성을 향상시킬 수 있음과 동시에 제조시의 프린트 배선의 변형이나 손상의 발생을 방지하여 신뢰성과 형상정밀도의 향상을 가능하게 하며, 또한 간략화된 제조공정에서 양산을 용이하게 하고, 따라서 제조코스트의 저렴함도 달성할 수 있다.
본 발명의 특징과 이점에 대한 상세한 것은 2층 회로배선판의 예에서 가장 구체적으로 설명할 수 있다. 즉, 2층 회로배선판은 본 발명의 제조방법을 실용상 가장 많이 사용하는 케이스의 하나라고 간주할 수 있다.
단, 본 발명은 다음에 설명하는 도면에 의한 실시예의 설명으로부터도 이해할 수 있도록 2층 회로배선판에 한정되는 것은 아니며, 3층 혹은 그 이상의 다층회로 배선판의 제조에 광범위하게 적용할 수 있다.
본 발명의 특징과 이점은 다음의 첨부도면에 의한 구체적인 실시예의 설명에 의하여 한층 명확히 이해할 수 있을 것이다.
2층 프린트 배선판의 제조에 적용하였을 경우의 본 발명의 실시예를 제1a-1g도에 나타내었다.
제1a도에서 내열성 수지박(1)은 그 앙면에 금속박(2a),(2b)을 접합하고 있으며, 이것은 2층 회로시이트의 출발재료로서의 가요성 양면 금속박 인장시이트를 구성하고 있다. 수지박(1)은 두께가 25-100μm 정도의 유연한 전기절연성의 것이다. 또, 금속박(2a),(2b)은 예컨데 구리박이며, 일반적으로는 35μm, 18μm, 12μm등의 두께의 것을 사용할 수 있다. 이러한 내열성 수지박(1)과 금속박(2a),(2b)은 접착제를 개재하여 서로 덧붙이거나 혹은 사이에 개재물이 없이 직접적으로 열압착으로 접합할 수 있다. 여기에서 양면금속 인장시이트의 가요성이라 함은 어떤 두께의 수지박(1)의 사용에 기인하는 금속인장시이트 자체의 유연정도를 의미하며, 전술한 바와 같이 얇은 수지박의 사용이 나중에 설명하는 바와 같이 프린트 배선판의 높은 방열성으로 얻기 위한 불가결한 조건으로 되어 있다.
제1a도의 가요성 양면금속박 인장시이트는 이어서 제1b도에 나타낸 바와 같이 가공된다. 이 공정에서는 금속박 인장시이트에 드릴링 또는 펀칭에 의하여 구멍이 3개가 형성되었으며, 또 한쪽면에는 예컨데 보통방법에 따라 방식제(ecthing resist) 혹은 감광성 건조박막을 사용하여 한편의 금속박(2a)에 마스크층을 형성한 다음 계속 부식처리를 하는 등 하여 제1층 회로배선패턴(4a),(4b),(4c)이 형성된다.
그런 다음, 보통 방법에 따라서 팔라듐 촉매로 내열성 수지박(1)의 표면을 활성화하여 무전해 구리도금처리를 함에 따라 제1c도에서 보는 바와 같이 전술한 패턴(4a),(4b),(4c)의 표면과 구멍(3) 내표면을 포함하는 전체면이 얇은 구리도금층 (5)으로 덮어 씌워져서 도전화(導電化)된다.
이어서, 제1d도에 나타낸 바와 같이 구멍(3) 내면과 패드(pad)부 패턴(4a)을 제외한 표면이 도금방식층(6)으로 덮이게 되고, 그다음 전기도금처리에 의하여 구멍 (3) 내면과 패드부패턴(4a)에 희망하는 두께의 전기구리 도금층(7)이 형성된다.
전기구리 도금층(7)이 형성된 다음 도금방식층(6)이 박리되고, 다시금 부식에 의하여 구리도금층(5)도 제거된다. 이에 따라, 제1e도에 나타낸 바와 같이 내열성 수지박(1)의 한쪽면에 제1층 회로배선(8a),(8b),(8c)이 형성된다.
이 제1e도에 나타낸 상태의 2층 회로 중간시이트는 잇따라서 표리가 반전되어, 제1f도에 나타낸 바와 같이 금속기판(10)에 절연접착층(9)을 개재하여 접합된다. 이 경우, 금속기판(10)에 절연접착층(9)을 개재하여 접착되는 것은 중간시이트의 제1층 회로배선(8a),(8b),(8c)을 형성하고 있는 면이며, 다른 면에서는 회로배선을 가공하지 않은 금속박(2b)이 굴곡이나 변형에 대한 보강재로서 남아 있다. 이때문에, 접착시의 프레스압, 혹은 경우에 따라서는 가열 등을 받아도 구멍(3)이나 가느다란 제1층 회로배선 (8a),(8b),(8c)이 변형 또는 손상을 일으키는 일이 없었으며, 여기에 본 발명의 최대의 특징을 발견할 수 있었다. 즉, 접합공정시의 압력 및 열에 의하여 수지박(1)은 신장하기 쉽고 특히 구멍(3)의 모서리 부분에서 균열을 발생하기 쉽지만, 이것들에 대하여도 금속박(2b)이 보강재로서 유효하게 작용한다.
여기에서 수지박(1)의 두께는 방열특성의 견지에서 가급적으로 엷게 되어 있으며, 이것이 전술한 바와 같이 엷은 금속박(2b)의 두께라도 층분히 그 신장의 변형을 억지할 수 있음에 기여하고 있다.
그런 다음, 지금 박표면(箔表面)에 위치하는 다른쪽의 금속박(2b)에 대하여 보통방법에 따른 패턴형성이 이루어져서 제1g도에 나타낸 바와 같이 제2층 회로배선 (11a),(11b),(11c)이 형성된다. 이 제2층 회로배선(11a),(11b),(11c)에는 또한 필요에 따라서 납땜방지나 플럭스(flux)를 도포하며, 그렇지 않으면 Au, Ni, Sn, Ag, Sn-Pb 합금 등을 도금하여 완성한다.
이상의 본 발명에 따른 실시예에 있어서는 제1c도에 나타낸 무전해도금에 의한 구멍(3)내의 도전화 처리를 회로 형성면의 전체표면에 대하여 실행하고 있으나, 이것은 금속박(2b)측을 미리 절연처리하여 두고, 제1층 회로배선패턴(4a,4b,4c)측과 구멍(3) 내면을 선택적으로 도전화 처리하도록 하여도 좋다. 또, 이 경우 제1층 회로배선패턴 (4a,4b,4c)측에 대하여도 패드부만 도전화 처리의 대상으로서 구멍(3)의 도전화에 작업상 지장이 되지 않는 부분에 대하여는 도전화 처리를 하지 않도록 하여도 좋다.
또, 제1d도에 나타낸 공정에서 관통구멍 도금과 패드부의 두께를 두껍게 도금을 하고 있으나, 다른 배선부분에 대하여도 도금방식층(6)으로부터 노출시켜서 전기도금으로 두께를 두껍게 하는 것이 가능하였다. 예컨데, 큰 전류가 흐르는 회로나 동력트랜지스터가 접속되는 패드부등은 회로배선을 전기도금으로 두껍게 함에 따라 배선의 폭치수를 작게할 수 있으므로, 배선의 고밀도화에 유익하다. 또, 이 전기도금은 제14도에 나타낸 바와 같이 미세회로배선을 필요로 하는 영역에서는 할 수 없으므로 구리패턴이 필요없이 두께를 두껍게 하지 않고 사이드 에칭에 유래하는 에칭정밀도의 저하가 방해되기 때문에 회로의 미세화, 고밀도화에 효과적이다. 나아가서, 또 이 전기도금에 관련하여 제1층 회로의 필요부분의 두께를 두껍게 하거나 제2층 회로면의 두께를 두껍게 하고, 필요에 따라서 관통구멍도금과 동시에 할 수 있으므로 막을 두껍게 하는 공정으로서 독립한 전기도금 공정을 준비하지 않아도 희망하는 부분의 배선두께를 두껍게 할 수 있다.
이 실시예에서 얻은 2층 프린트 배선판은 금속기판의 표면에 덧붙인 2층 회로시이트의 표면에 전자부품을 면 장치할 수 있기 때문에, 높은 장치밀도의 전자회로에서도 커다란 열전도성, 방열성을 발휘하여 회로의 신뢰성을 대폭 향상할 수 있었다.
더우기, 전술한 실시예에 있어서는 금속기판의 한쪽면에만 2층 회로시이트를 접합한 예를 나타내었으나, 금속기판의 다른 한쪽면에도 마찬가지로 하여 2층 회로시이트를 접합하여 금속심기판에 의한 양면 2층 프린트 배선판으로 하여도 좋다.
제2a-2g도는 다른 실시예를 나타내고 있으며, 도면중의 부호가 제1a-1g도와 동일한 것은 같은 것을 뜻한다.
이 실시예에서도 2층 회로시이트의 출발재료는 제2a도에 나타낸 바와 같이 내열성 수지박(1)의 양면에 금속박(2a),(2b)을 접합한 가요성의 양면금속박 인장시이트이다.
제2a도의 시이트는 먼저 제2b도에 나타낸 바와 같이 드릴릴 또는 펀칭으로 구멍 (3)을 천설한다.
이어서, 제2c도에 나타낸 바와 같이 구멍(3) 내면을 포함하는 전체표면이 보통 방법에 따라서 팔라듐(palladium) 촉매에 따라 활성화된 다음, 무전해도금에 의하여 박막구리도금층(12)으로 덮여겨서 도전화된다.
그런다음, 계속 박막구리도금층(12)의 위에 제2d도에 나타낸 바와 같이 패널도금법에 의하여 전기도금처리에 따라서 회망하는 두께의 후막구리도금층(13)이 적층된다. 더우기, 이 경우 후막구리도금층(13)은 전체면이 아니라도 좋고, 필요부분에만 패턴도금법이나 부분적 부가(Partially additive)법 등에 의하여 실행하여도 좋다.
전기도금한 다음에 수지박(樹脂箔)(1)의 한쪽면에 제2e도에 나타낸 바와 같이 보통방법에 따라서 제1층 회로배선패턴(14a),(14b),(14c)이 형성되었으며, 이에 따라 구멍(3) 안이 후막의 관통구멍 도금층(15)으로 덮여진 2층 회로 중간시이트를 얻는다.
이 제2e도에 나타낸 상태의 2층 회로 중간시이트는 잇따라서 표리(表裏)가 반전되어, 제2f도에 나타낸 바와 같이 금속기판(20)에 절연접착층(19)을 개재하여 접합된다.
그런다음, 비로서 표면에 위치하는 구리도금으로 두께를 두껍게 한 다른편의 금속박(2b)에 대하여 보통방법에 따른 패턴형성이 이루어져서 제2g도에 나타낸 바와 같이, 제2층 회로배선패턴(16a),(16b),(16c)이 형성된다.
이 제2a-2g도에 나타낸 실시예에 의하면 각 공정의 조작은 기본적으로 통상의 프린트 배선판의 제조시와 마찬가지이며, 또한 전술한 제1a-1g도의 예와 같은 효과를 얻을 수 있음이 명백하다.
본 발명의 제조방법은 3층 이상의 다층 프린트 배선판에도 적용할 수 있으며, 이 경우에도 다층회로 시이트의 한쪽면, 즉 맨 나중의 다층 프린트 배선판의 최외층이 되도록 표면의 금속박을 회로배선을 아직 가공하지 않은 상태로 한 다층회로 중간시이트를 준비하여 이 다층회로 중간시이트와 금속기관과의 접합공정을 한다. 이에 따라 전술한 2층 프린트 배선판의 실시예와 마찬가지로 회로배선을 아직 가공하지 않은 금속박을 접합할때의 회로변형을 억지하는 보강재로서 유효하게 작용한다.
본 발명에 있어서, 3층 이상의 다층 프린트 배선판을 제조하는 경우, 가요성 양면 금속박 인장시이트 또는 가요성 한쪽면 금속박 인장시이트를 다층회로 시이트의 출발재료로 하며, 예컨데 (1) 이것을 출발재료의 희망하는 장수로 필요에 따라서 미리 바이아 호올(via hole)을 포함하는 필요한 회로배선을 형성하여 회로층시이트로 하는 공정, (2) 회로층 시이트를 절연접착층을 개재하여 회망하는 수만큼 적층하고, 양면의 최외층의 금속박을 회로배선을 아직 가공하지 않은 상태로 남겨서 다층회로 시이트로 하는 공정, (3) 전술한 다층회로 시이트의 한편의 최외층(제1최외층)에 관통구멍을 포함하는 제1최외층 회로배선을 형성하여 다른편의 최외층(제2최외층)의 금속박만을 회로에 아직 가공하지 않은 다층회로 중간시이트로 하는 공정, (4) 제1최외층의 회로배선 형성면을 접합면으로 하여 다층회로 중간시이트를 금속기판과 접합하는 공정, (5) 제2최외층의 금속박에 제2최외층 회로배선을 형성하는 공정을 순차로 실시하는 방법을 채용할 수 있으나, 이 경우에도 이상의 방법으로 한정하는 것은 아니다. 더우기, 상술한 공정중에서 내면을 도전화한 각종의 구멍을 포함하는 회로의 형성에 있어서는 전술한 2층 프린트 배선판의 예에 준하는 회로형성법을 채용하는 것이 가능하였다.
다음에, 전술한 (1)-(5)의 공정에 의한 다층 프린트 배선판의 제조의 구체예를 도면과 함께 설명한다.
3층 프린트 배선판을 제조하는 경우, 우선 공정(1) 및 (2)에서는 제3도에서 보는 바와 같이 전술한 2층 프린트 배선판의 제조예와 마찬가지의 공정(제1a-1e도)을 거쳐 내열성 수지벽(31a)의 한쪽면의 금속박에 관통구멍(37a)을 포함하는 회로배선 (36a)을 형성하며 또한 다른 한쪽면에 회로배선에 아직 가공하지 않은 금속박(32b)을 남긴 2층 회로 중간시이트(32)와 내열성 수지박(31b)의 한쪽면에 회로배선을 아직 가공하지 않은 금속박(33a)을 가요성 한쪽면 금속판 인장시이트(33)를 서로의 회로배선을 아직 가공하지 않은 금속박(32b),(33a)을 바깥쪽으로 하여, 그 사이에 절연접착층 (34a)을 개재하여 적층한다. 이에 따라서, 양측의 최외층에 회로배선을 아직 가공하지 않은 금속판(33a),(32b)을 남긴 3층 시이트를 얻을 수 있으며, 그 한쪽면[도면에서는 금속박(32b)쪽]에 전술한 공정(3)에 의하여 관통구멍(37b)을 포함하는 회로배선 (36b)을 형성하여, 3층 회로 중간시이트(35)로 하였다. 이 중간시이트 (35)를 공정 (4)에 따라서 제3b도에 나타낸 바와같이, 회로배선(36b)쪽을 접합면으로 하여 절연접착층(34b)을 개재하여 금속기판(30)과 접합한다. 그런다음, 공정(5)에 따라서 표면의 회로배선을 아직 가공하지 않은 금속박(33a)에 회망하는 회로를 형성함으로서 3층 프린트 배선판을 얻는다.
4층 프린트 배선판을 제조하는 경우에도 마찬가지이며, 우선 공정(1)에서는 제4a도에 나타낸 바와 같이 전술한 2층 프린트 배선판의 제조예와 마찬가지 공정(제1a -1e도)을 거쳐 각기 내열성 수지박(41b),(41a)의 한쪽면에 회로배선을 아직 가공하지 않은 금속박(42b),(43a)을 남긴 2장의 2층 회로 중간시이트(42),(43)를 준비한다. 여기에서 2층 회로 중간시이트(43)에는 그 한쪽면에 관통구멍(47a)을 포함하는 회로배선(48b)이 형성되어 있으며, 또 다른 한편의 2층 회로 중간시이트(42)에도 그 한쪽면에 회로배선(46b)이 형성되어 있다. 이어서, 공정(2)에서는 절연수지박 (41c)의 양면에 접착성 수지(44a),(44b)를 도포한 절연접착시이트(44)를 사이로 하여, 양 2층 회로 중간시이트(42),(43)가 그러한 회로배선을 아직 가공하지 않은 금속박(42b),(43a)을 바깥쪽으로 향하게 하여 서로 접합하고 있다. 이에 따라서, 양측의 최외층에 회로배선을 아직 가공하지 않은 금속박(42b),(43a)을 남긴 4층 시이트를 얻을 수 있으며, 그 한쪽면[도면에서는 금속박(42b)쪽]에 공정(3)에 의하여 관통구멍(47b)을 포함하는 회로배선(46b)이 형성되어 4층 회로 중간시이트(45)를 준비하게 된다. 이 중간시이트(45)를 공정(4)에 따라서 제4b도에 나타낸 바와 같이 회로배선(46b)쪽을 접합면으로 하여 접착성 수지(44c)를 개재하여 금속기판(40)과 접합한다. 그런다음, 공정(5)에 따라서 표면의 회로배선을 아직 가공하지 않은 금속박(43a)에 희망하는 회로를 형성함으로써 4층 프린트 배선판을 얻는다.
여기에서, 공정(3)에서 얻은 4층 중간시이트(45)와 공정(2)에서 얻은 2층 회로 중간시이트(42) 또는(43)을 그 회로배선을 아직 가공하지 않은 금속박(42b),(43a)을 바깥쪽으로 하여 절연층을 개재하여 접합하고, 그 한쪽면의 최외층 금속박막으로 회망하는 회로배선을 형성하면 6층 회로 중간시이트를 구성할 수 있다. 이와같이 하여 2층 회로 중간시이트와 3층 회로 중간시이트의 조합으로 5층 회로 중간시이트도 구성할 수 있으며, 그밖에 회망하는 층수의 다층회로 중간시이트가 여러가지 층수의 중간시이트의 조합으로 구성할 수 있음을 이해할 수 있을 것이다.
본 발명에 따라서 실제에 몇장인가의 2층 프린트 배선판을 제조한 구체적인 실시예를 다음에 나타낸다.
실시예
두께 25μm의 폴리이미드수지박의 양면에 두께 18μm의 전해구리박을 덧붙이고 가요성 양면 금속박 인장시이트를 얻었다. 이 시이트에는 드릴에 의하여 구멍지름 0.2-0.5mmΦ의 각종의 구멍이 천설되었다. 이어서 시이트의 한쪽면에 감광성 건조박막(DFR,Asahi Chemical Industry Co., Ltd.)을 압착하여 노출하고, 현상한 다음에 FeCl3 액으로 부식하여 제1층 회로패턴을 형성하였다. 그런다음, 표면에 남겨진 건조박막을 박리하고나서 탈지 및 산으로 세정(acid cleaning)하였다. 나아가서 PdCl2를 1% 함유한 HCl 수용액에 침지하고, 이어서 약 60℃에 유지한 Cu 화학도금욕 (ENPLATE-Cu 406 : Japan Metal Finishing Co., Ltd.)속에 20분간 침지하여 두께 0.5μm 정도의 무전해 구리도금을 하였다. 그런다음, 관통구멍 내부와 패드부를 제외한 제1층 회로패턴면 및 그 반대측의 면을 방식제(resist)로 덮어씌우고, CuSO4 : 120 g/L, H2SO4 : 30g/L, 황산구리도금용 광택제(TOPLUNA : Okuno Chemical Industries Co., Ltd.) 5ppm로 된 황산구리 욕(欲)(30℃)을 이용하여 전류밀도 약 5A/dm2로 전기도금을 하여, 관통구멍 내면과 패드부에 두께 18μm의 구리층을 겹쳤다. 그런다음, 도금방식제를 제거하고, 표면에 나타나 있는 무전해 구리도금층을 부식함에 따라 제거하여 제1층 회로배선을 헝성하였다. 이 제1층 회로배선을 형성한 중간시이트를 Al2O3 분을 20% 함유하는 에폭시 계열 접착제를 사용하여 표면이 알루마이트 (Almite) 가공된 알루미늄판(450mm×450mm×1.2mm t)에 프레스 압착 (160℃, 15kg/cm2,1.0hr)하였다. 이어서, 표면에 나타나 있는 회로배선을 아직 가공하지 않은 구리박에 전술한 바와 마찬가지로 하여 제2층 회로배선을 형성하였다. 그런다음, 전자부품 탑재용의 패드부를 제외하여 납땜 방식제 및 융제를 도포하여 완성을 하였다.
이상에 따라 도통구멍 0.2-0.5mmΦ, 회로도체폭 0.10-2.0mm, 기판사이즈 200mm×150mm의 알루미늄 베이스의 2층 프린트 배선판이 4장을 얻었다.
본 제품에는 초기에 있어서 단선고장은 발견되지 않았으며, 또 회로의 일부를 절단하여 현미경 검사하였을 경우에도 개어지는 것은 전혀 확인할 수 없었다. 나아가서, 250℃의 오일과 냉수에 번갈아 침지하는 테스트를 50회 반복하였으나, 전기저항의 변화는 초기치의 5% 정도 이내에 머물렀다. 비교를 하기 위하여, 제1층 회로배선과 제2층 회로배선을 사전에 형성한 마찬가지 회로시이트를 알루미늄판에 접합한 것에 대하여 전술한 바와 마찬가지로 번갈아 침지테스트를 실시하였던바, 10회에서 전지저항의 변화가 초기치의 10%를 초과하였으며, 25회에서는 회로도체의 일부에 단선이 발생하였다. 단선등의 고장은 0.15mm 폭의 도체라인 및 관통구멍 근방에서 많이 발견할 수 있었다.
이 실제의 제조예에 의하여 본 발명에 따른 리지드형 다층 프린트 배선관의 제조가 극히 용이하다는 사실, 수득한 프린트 배선판이 방열성과 열전도 특성에 뛰어나 있다는 것이 확인되었다. 또, 동시에 부품의 포장밀도에 대하여는 종래의 세리믹기판에 필적하며, 제조코스트도 그 약 50%로 저감할 수 있음을 알았다.

Claims (15)

  1. 절연성 수지박층과 금속박 도체회로층 양층을 관통하는 여러개의 도통구멍으로부터 실질적으로 구성된 다층 회로시이트가 금속기판 위에 절연층을 개재하여 접합하여서 된 리지드형 다층 프린트 배선판의 제조방법에 있어서, (a) 다층회로 시이트의 한쪽표면에 회로배선패턴을 가공하지 않은 금속박을 남긴 다층회로 중간시이트를 준비하는 공정, 또 이 중간시이트의 다른쪽 표면 및 경우에 따라서는 그 내층부에는 일정한 회로배선가공이 이미 완료되어 있고, (b) 중간시이트의 다른쪽 표면을 절연층을 개재하여 금속기판의 표면과 접합하는 공정 및 (c) 한쪽표면의 회로배선패턴을 아직 가공하지 않은 금속박에 회망하는 회로배선패턴을 형성하는 공정을 상술한 순번에 따라 실행하는 것을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  2. 제1항에 있어서, 금속기판은 알루미늄 또는 그 합금임을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  3. 제1항에 있어서, 금속박은 구리박임을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  4. 제1항에 있어서, 다층회로 시이트의 출발재료는 절연성 수지박층의 한쪽면 또는 양면에 금속박을 덧붙여서 된 가요성 금속박 인장시이트임을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  5. 제1항에 있어서, 절연성 수지박층은 금속박과 접착성 수지에 의하여 덧붙여짐을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  6. 제1항에 있어서, 절연성 수지박층은 금속박과 직접 열압착에 의하여 덧붙여짐을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  7. 제1항에 있어서, 절연성 수지박층은 0.1mm 이하의 두께의 것임을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  8. 제1항에 있어서, 절연성 수지박층은 절연성 수지박과 접착성 수지로 구성되어 있음을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  9. 제1항에 있어서, 내열성 수지박은 폴리이미드, 폴리이미드 함침 유리직물, 에폭시 함침 유리직물, 폴리아미드이미드, 폴리아미드, 폴리에스테르를 함유하는 그룹중에서 선택된 1종의 것임을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  10. (a) 한쪽면 또는 양면에 금속박을 접합한 가요성 금속박 인장시이트의 희망하는 개수를 미리 바이아 호올(via hole)을 포함하는 필요한 회로배선을 형성하여 회로층 시이트로 하는 공정, (b) 회로층 시이트를 절연접착층을 개재하여 회망하는 수만큼 적층하고, 양면의 최외층의 금속박을 회로배선을 아직 가공하지 않은 상태로 남겨서 다층회로 시이트로 하는 공정, (c) 다층회로 시이트의 한쪽의 최외층(제1최외층)에 관통구멍을 포함하는 제1최외층 회로배선을 형성하여 다른쪽 최외층(제2최외층)의 금속박에만 회로를 아직 가공하지 않은 다층회로 중간시이트로 하는 공정, (d) 제1최외층의 회로배선 형성면을 접합면으로 하여 다층회로 중간시이트를 절연층을 개재하여 금속기판과 접합하는 공정, 및 (e) 제2최외층의 금속박에 제2최외층 회로배선을 형성하는 공정을 구비한 리지드형 다층 프린트 배선판의 제조방법.
  11. 제10항의 공정(a)에 있어서, 가요성 금속박 인장시이트에 구멍을 내어 가공을 하는 것을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  12. 제10항의 공정(a)에 있어서, 금속박에는 회로배선을 형성한 다음에 가요성 금속박 인장시이트에 구멍(3)을 내어 가공을 하는 것을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  13. 제10항에 있어서, 공정(a),(c),(e)의 어느 하나의 호올내면의 도전화 처리와 그런 다음의 두꺼운 도금처리를 포함하는 것을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  14. (a) 절연성 수지박(41c)의 양면에 금속박을 덧붙여서 된 가요성 양면 금속박 인장시이트에 희망하는 개수의 구멍을 뚫는 가공과 한쪽면의 금속박에 대한 제1층 회로패턴의 형성을 이 순서 또는 이와 반대의 순서로 실시하는 공정, (b) 천공 및 제1층 회로패턴을 형성한 가요성 양면 금속박 인장시이트의 구멍내면과 제1층 회로패턴 헝성면을 무전해 구리도금으로 도전화하는 공정, (c) 무전해 구리도금에 따라 적어도 구멍내면과 제1층 회로패턴 형성면을 도전화한 가요성 양면 금속박 인장시이트의 관통구멍 도금부와 패드부를 제외한 면을 방식층으로 덮어씌움과 동시에 그런다음, 관통구멍 도금부와 패드부를 전기도금으로 두껍게 도금하는 공정, (d) 방식층을 제거액으로 제거하는 공정, (e) 제거한 방식층의 밑으로부터 나타난 무전해 구리도금층을 부식함에 따라 제거하고, 그러므로써 가요성 양면 금속박 인장시이트의 한편의 한쪽면에 제1층 회로배선을 형성하는 공정, (f) 제1층 회로배선 형성면을 접합면으로 하여, 관통구멍부를 포함하는 제1층 회로배선을 한쪽면에 설치한 가요성 양면 금속박 인장시이트를 금속기판의 표면에 절연층을 개재하여 접합하는 공정, (g) 금속기판에 접합된 가요성 양면 금속박 인장시이트의 제1층 회로배선이 형성되어 있지 않은 다른편의 한쪽면의 금속박에 제2층 회로배선을 형성하는 공정을 구비한 것을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
  15. (a) 절연성 수지박의 양면에 금속박을 덧붙여서 된 가요성 양면 금속박 인장시이트에 회망하는 수의 구멍을 뚫는 가공을 실시하는 공정, (b) 구멍을 뚫는 가공으로 형성된 가요성 양면 금속박 인장시이트의 구멍내면을 무전해 구리도금으로 도전화하는 공정, (c) 무전해 구리도금으로 도전화한 구멍내면을 포함하여 가요성 양면 금속박 인장시이트의 표면을 전기도금으로 두껍게 도금하는 공정, (d) 두껍게 도금을 한 가요성 양면 금속박 인장시이트의 한편의 한쪽면에 제1층 회로배선을 헝성하는 공정, (e) 제1층 회로배선 형성면을 접합면으로 하여 관통구멍부를 포함하는 제1층 회로배선을 한쪽면에 설치한 가요성 양면 금속박 인장시이트를 금속기판의 표면에 절연층을 개재하여 접합하는 공정, (f) 금속기판에 접합된 가요성 양면 금속박 인장시이트의 제1층 회로배선이 형성되어 있지 않는 다른편의 한쪽면의 금속박에 제2층 회로배선을 형성하는 공정을 구비한 것을 특징으로 하는 리지드형 다층 프린트 배선판의 제조방법.
KR1019870005388A 1987-03-19 1987-05-29 리지드형 다층 프린트 배선판의 제조방법 KR960001356B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62065124A JPS63229897A (ja) 1987-03-19 1987-03-19 リジツド型多層プリント回路板の製造方法
JP62-65124 1987-03-19
JP87-65124 1987-03-19

Publications (2)

Publication Number Publication Date
KR880012123A KR880012123A (ko) 1988-11-03
KR960001356B1 true KR960001356B1 (ko) 1996-01-26

Family

ID=13277811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005388A KR960001356B1 (ko) 1987-03-19 1987-05-29 리지드형 다층 프린트 배선판의 제조방법

Country Status (4)

Country Link
US (1) US4780957A (ko)
EP (1) EP0282625A3 (ko)
JP (1) JPS63229897A (ko)
KR (1) KR960001356B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682926B2 (ja) * 1988-04-22 1994-10-19 日本電気株式会社 多層配線基板の製造方法
JPH0648755B2 (ja) * 1989-03-30 1994-06-22 富士ゼロックス株式会社 多層プリント基板の製造法
JP2608980B2 (ja) * 1990-09-11 1997-05-14 電気化学工業株式会社 金属板ベース多層回路基板
JP2874329B2 (ja) * 1990-11-05 1999-03-24 日本電気株式会社 多層印刷配線板の製造方法
EP0498258B1 (de) * 1991-02-07 1995-07-26 Siemens Aktiengesellschaft Mikromehrlagenverdrahtung
JPH04278598A (ja) * 1991-03-07 1992-10-05 Nec Corp 多層印刷配線板の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5884397A (en) * 1996-08-06 1999-03-23 International Business Machines Corporation Method for fabricating chip carriers and printed circuit boards
US5915756A (en) * 1996-08-22 1999-06-29 Altera Corporation Method to fill via holes between two conductive layers
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
JPH11274687A (ja) * 1998-03-20 1999-10-08 Sony Chem Corp フレキシブルプリント配線板の製造方法
US6638690B1 (en) * 1998-09-18 2003-10-28 Vantico, Inc. Method for producing multi-layer circuits
DE19924080A1 (de) * 1999-05-26 2000-12-21 Siemens Ag Grundplatte mit darauf angebrachter Leiterplatte
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
WO2003074268A1 (en) * 2002-03-05 2003-09-12 Hitachi Chemical Co., Ltd. Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
US6740824B2 (en) * 2002-06-25 2004-05-25 Motorola, Inc. Ground connector assembly with substrate strain relief and method of making same
JP3983146B2 (ja) 2002-09-17 2007-09-26 Necエレクトロニクス株式会社 多層配線基板の製造方法
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7943859B2 (en) * 2004-03-31 2011-05-17 Mitsubishi Cable Industries, Ltd. Circuit board, its manufacturing method, and joint box using circuit board
DE112007003505A5 (de) * 2007-03-19 2010-02-11 Buhmann, Robert Elektrische Leiterbahnen enthaltende Paneel-Vorrichtungen sowie Verfahren zu deren Herstellung
CN101990371B (zh) * 2010-08-03 2012-08-22 广东达进电子科技有限公司 一种陶瓷基互联挠性电路板的制造方法
CN101990373B (zh) * 2010-08-03 2012-08-22 广东达进电子科技有限公司 一种陶瓷基互联刚挠结合多层电路板的制造方法
CN104955651B (zh) * 2013-01-30 2017-05-24 柯尼卡美能达株式会社 液滴排出头基板以及液滴排出头的制造方法
JP5931799B2 (ja) * 2013-05-28 2016-06-08 株式会社日立製作所 層間接続基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
JPS54127573A (en) * 1978-03-28 1979-10-03 Shin Kobe Electric Machinery Method of producing printed circuit board
US4327247A (en) * 1978-10-02 1982-04-27 Shin-Kobe Electric Machinery Co., Ltd. Printed wiring board
JPS55156395A (en) * 1979-05-24 1980-12-05 Fujitsu Ltd Method of fabricating hollow multilayer printed board
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
JPS589399A (ja) * 1981-07-08 1983-01-19 住友電気工業株式会社 金属芯印刷配線板の製造方法
FR2524247A1 (fr) * 1982-03-23 1983-09-30 Thomson Csf Procede de fabrication de circuits imprimes avec support metallique rigide conducteur individuel
FR2540328B1 (ko) * 1983-01-31 1985-04-05 Inf Milit Spatiale Aeronaut
JPS59198790A (ja) * 1983-04-26 1984-11-10 イビデン株式会社 プリント配線基板
JPS60149196A (ja) * 1984-01-17 1985-08-06 ソニー株式会社 プリント基板およびその製造方法
JPS61161795A (ja) * 1985-01-11 1986-07-22 古河電気工業株式会社 リジツト型多層プリント回路基板
JPS61188997A (ja) * 1985-02-18 1986-08-22 オ−ケ−プリント配線株式会社 プリント配線基板およびその製造方法

Also Published As

Publication number Publication date
EP0282625A2 (en) 1988-09-21
JPS63229897A (ja) 1988-09-26
US4780957A (en) 1988-11-01
EP0282625A3 (en) 1989-08-02
KR880012123A (ko) 1988-11-03

Similar Documents

Publication Publication Date Title
KR960001356B1 (ko) 리지드형 다층 프린트 배선판의 제조방법
US20050272276A1 (en) Wired circuit board and connection structure of wired circuit board
JP3067021B2 (ja) 両面配線基板の製造方法
EP0568313A2 (en) A method of manufacturing a multilayer printed wiring board
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
JPH1140902A (ja) プリント配線板及びその製造方法
US6284982B1 (en) Method and component for forming an embedded resistor in a multi-layer printed circuit
US5633069A (en) Multilayer printed-circuit substrate, wiring substrate and process of producing the same
KR20150094794A (ko) 인쇄회로기판 및 그 제조방법
KR20040094375A (ko) 동 표면의 대수지 접착층
JP3474894B2 (ja) 印刷配線板およびその製造方法
KR20110097961A (ko) 다층 프린트 기판 및 그의 제조 방법
CN101641461B (zh) 具有填铜穿透孔的多层印刷线路板
JP4776562B2 (ja) プリント配線板の製造方法
JPH0412702Y2 (ko)
JPH0353796B2 (ko)
JPH07115280A (ja) 多層プリント配線板及びその製造方法
KR20150095959A (ko) 인쇄회로기판 및 그 제조방법
JP2009141297A (ja) 多層配線板およびその製造方法
JPS63280496A (ja) 多層回路板の製造方法
JP3543348B2 (ja) 多層配線板の製造法
JPS61121496A (ja) 多層印刷配線板
EP0568311A2 (en) A method of manufacturing a multilayer printed wiring board
JP4285215B2 (ja) 両面銅張積層板及びその製造方法並びに多層積層板
JP2006324282A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee