KR950029968A - Failover Systems in Multiprocessor Systems - Google Patents

Failover Systems in Multiprocessor Systems Download PDF

Info

Publication number
KR950029968A
KR950029968A KR1019940007611A KR19940007611A KR950029968A KR 950029968 A KR950029968 A KR 950029968A KR 1019940007611 A KR1019940007611 A KR 1019940007611A KR 19940007611 A KR19940007611 A KR 19940007611A KR 950029968 A KR950029968 A KR 950029968A
Authority
KR
South Korea
Prior art keywords
maintenance function
module
function block
failure
function blocks
Prior art date
Application number
KR1019940007611A
Other languages
Korean (ko)
Inventor
전광일
백영식
이영희
Original Assignee
양승택
재단법인 한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940007611A priority Critical patent/KR950029968A/en
Publication of KR950029968A publication Critical patent/KR950029968A/en

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 다중처리모듈(노드)이 다수개 연결된 다중 프로세서 시스템에서의 장애처리를 위한 다중 프로세서 시스템에서의 장애처리 시스템에 관한 것으로, 보드의 장애감지 및 장애처리를 수행하는 다수의 유니트유지보수 기능블럭(UM); 상기 다수의 유니트유지보수 기능블럭(UM)에 접속되어 각 노드내의 장애감지 및 장애처리를 수행하는 소정 갯수의 모듈유지보수 기능블럭(MM); 상기 소정 갯수의 모듈 유지보수 기능블럭(MM)에 접속되어 시스템 전체의 장애감지 및 장애처리를 수행하는 소정의 다른 갯수의 시스템 유지보수 기능블럭(SM)을 계층적 관계를 갖도록 구성하여, 장애감지 및 장애처리 기법이 매우 단순해지며 구현이 용이해지고, 또한 시스템유지 보수기능이 이중화되어 있으므로 시스템 유지보수의 신뢰성이 높아지는 장점이 있다.The present invention relates to a failure processing system in a multiprocessor system for failure processing in a multiprocessor system in which multiple processing modules (nodes) are connected, and a plurality of unit maintenance functions for performing failure detection and failure processing of a board. Block UM; A predetermined number of module maintenance function blocks (MM) connected to the plurality of unit maintenance function blocks (UM) to perform fault detection and failure processing in each node; Connected to the predetermined number of module maintenance function blocks (MM) and configured to have a hierarchical relationship with a predetermined number of other system maintenance function blocks (SM) for performing system-wide failure detection and failure processing. And the fault handling technique is very simple, easy to implement, and the system maintenance function is duplicated, there is an advantage that the reliability of system maintenance is increased.

Description

다중 프로세서 시스템에서의 장애처리 시스템Failover Systems in Multiprocessor Systems

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명이 적용되는 하드웨어 구성도, 제2도는 본 발명의 장애처리기능의 계층적 구조도, 제3도는 본 발명의 장애처리기능의 하드웨어에의 적용도.1 is a hardware configuration diagram to which the present invention is applied, FIG. 2 is a hierarchical structure diagram of the fault handling function of the present invention, and FIG. 3 is an application diagram to the hardware of the fault handling function of the present invention.

Claims (5)

다수개의 멀티프로세서로 구성된 노드로 연결된 다중프로세서시스템에 있어서; 보드의 장애 감지 및 장애 처리를 수행하는 다수의 유니트유지보수 기능블럭(UM); 상기 다수의 유니트 유지보수 기능블럭(UM)에 접속되어 각 노드내의 장애 감지 및 장애 처리를 수행하는 소정 갯수의 모듈유지보수 기능블럭(MM); 상기 소정 갯수의 모듈 유지보수 기능블럭(MM)에 접속되어 시스템 전체의 장애감지 및 장애 처리를 수행하는 소정의 다른 갯수의 시스템 유지보수 기능블럭(SM)을 계층적 관계를 갖도록 구성한 것을 특징으로 하는 다중 프로세서 시스템에서의 장애처리 시스템.A multiprocessor system connected to a node consisting of a plurality of multiprocessors; A plurality of unit maintenance function blocks (UM) which perform fault detection and fault handling of the board; A predetermined number of module maintenance function blocks (MM) connected to the plurality of unit maintenance function blocks (UM) to perform failure detection and failure processing in each node; And a predetermined number of other system maintenance function blocks SM connected to the predetermined number of module maintenance function blocks MM to perform fault detection and failure processing of the entire system in a hierarchical relationship. Failover Systems in Multiprocessor Systems. 제1항에 있어서, 상기 시스템 유지보수 기능블럭(SM)은 이중화된 구조를 갖도록 구성한 것을 특징으로 하는 다중 프로세서 시스템에서의 장애처리 시스템.The system of claim 1, wherein the system maintenance function block (SM) has a redundant structure. 제1항에 있어서, 상기 모듈유지보수 기능블럭(MM)은 이중화된 두개의 시스템유지보수 기능블럭(SM)의 제어를 받고, 각 보드내의 유니트 유지보수 기능블럭(UM)은 자신이 속한 노드의 모듈유지보수 기능블럭(MM)의 제어만을 받도록 구성한 것을 특징으로 하는 다중 프로세서 시스템에서의 장애처리 시스템.2. The module maintenance function block (MM) of claim 1, wherein the module maintenance function block (MM) is controlled by two redundant system maintenance function blocks (SM), and the unit maintenance function block (UM) in each board is connected to the node to which it belongs. Failure handling system in a multiprocessor system, characterized in that configured to receive only the control of the module maintenance function block (MM). 제1항에 있어서, 상기 시스템 유지보수 기능블럭(SM)의 시스템 유지보수 기능이 수행되는 보드에서 상기 모듈유지보수 기능블럭(MM) 및 유니트 유지보수 기능블럭(UM)의 모듈유지 보수기능과 유니트유지 보수기능이 함께 수행되도록 하며, 상기 모듈유지보수 기능블럭(MM)의 모듈유지 보수기능이 수행되는 보드에서 상기 유니트 유지보수 기능블럭(UM)의 유니트유지 보수기능이 함께 수행되도록 구성한 것을 특징으로 하는 다중 프로세서 시스템에서의 장애처리 시스템.The module maintenance function and the unit of the module maintenance function block (MM) and the unit maintenance function block (UM) in a board on which the system maintenance function of the system maintenance function block (SM) is performed. The maintenance function is performed together, and the module maintenance function of the unit maintenance function block (UM) on the board on which the module maintenance function of the module maintenance function block (MM) is performed. A failure handling system in a multiprocessor system. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940007611A 1994-04-12 1994-04-12 Failover Systems in Multiprocessor Systems KR950029968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007611A KR950029968A (en) 1994-04-12 1994-04-12 Failover Systems in Multiprocessor Systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007611A KR950029968A (en) 1994-04-12 1994-04-12 Failover Systems in Multiprocessor Systems

Publications (1)

Publication Number Publication Date
KR950029968A true KR950029968A (en) 1995-11-24

Family

ID=66677562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007611A KR950029968A (en) 1994-04-12 1994-04-12 Failover Systems in Multiprocessor Systems

Country Status (1)

Country Link
KR (1) KR950029968A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395071B1 (en) * 2001-12-20 2003-08-19 엘지전자 주식회사 System and Method for Process Recovery in Multiprocess Operating System
KR100440588B1 (en) * 2002-06-10 2004-07-19 한국전자통신연구원 Status Recognition and Alarm Device of Serial Bus Type Supporting hierarchical Structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395071B1 (en) * 2001-12-20 2003-08-19 엘지전자 주식회사 System and Method for Process Recovery in Multiprocess Operating System
KR100440588B1 (en) * 2002-06-10 2004-07-19 한국전자통신연구원 Status Recognition and Alarm Device of Serial Bus Type Supporting hierarchical Structure

Similar Documents

Publication Publication Date Title
BR9806484A (en) Method and apparatus for fault tolerant call processing
DK220883A (en) MULTIPROCESSOR COMPUTER SYSTEM
GB2286268B (en) Multiprocessor system and its control method
DE69330239T2 (en) Device for fault-tolerant calculation
EP0371243A3 (en) Fail-safe modular memory
SE9802058D0 (en) Treatment system and procedure for such system
KR970009440A (en) Distributed Processor Status Checking Method in Electronic Exchange
KR950029968A (en) Failover Systems in Multiprocessor Systems
KR950035209A (en) Horizontally distributed network system and multiprocessor system
Schmitter et al. The basic fault-tolerant system
KR900000779A (en) Control and data processing unit
DE69120104D1 (en) Troubleshooting supercomputers
DE3585361D1 (en) METHOD FOR OPERATING A SIGNAL-SECURE MULTIPLE COMPUTER SYSTEM WITH MULTIPLE SIGNAL-NON-SECURE IN / OUTPUT ASSEMBLIES.
US4048482A (en) Arrangement for controlling a signal switching system and a method for using this arrangement
KR960035296A (en) System and Method for Active / Standby Redundancy and Transfer in Multiple Systems
KR970004892B1 (en) Apparatus for doubling a communication bus
SU615483A1 (en) Computing system
KR100388965B1 (en) Apparatus for cross duplication of each processor board in exchange
KR970031691A (en) IPC NETWORK ARCHITECTURE IN THE FULL ELECTRONIC SWITCHING SYSTEM
KR0155285B1 (en) Controlling device of multiprocessor system's malfunction
SU955539A1 (en) Majority redundancy device
KR950016088A (en) Interconnecting device between each communication network between processors and its operation method
RU2047899C1 (en) Method providing fault-tolerance of computing systems
SU993261A1 (en) Microprogramme control device
ATE355998T1 (en) FAULT TOLERANT SYSTEM

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application