Claims (2)
프로세서 모듈간 데이타 송수신 방법에 있어서, 각 프로세서 모듈이 통신버스로 부터 공급되는 프레임을 감시하여 상기 프레임의 헤드를 감지하여 제1과정, 상기 헤드의 목적지 주소가 자신의 주소와 일치하는 지의 여부를 판단하는 제2과정, 상기 제2과정에서 목적지 주소가 자신의 주소와 일치하면 상기 프레임의 데이타를 수신하여 저장하는 제3과정, 상기 제3과정 수행후 상기 프레임의 종료 플레그를 감지하면 통신버스로 부터의 프레임을 감시하여 비트 스트림 형태의 점유해제 메세지가 수신되는 경우 송신할 데이타가 있는지의 여부를 확인하는 제4과정, 및 상기 제4과정에서 송신할 데이타가 있으면 통신버슬 통해 인접 프로세서 모듈 측으로 전송한후 자신의 점유해제 메세지를 비트 스트림 형태로 전송하는 제5과정을 포함하는 것을 특징으로 하는 프로세서 모듈간 데이타 송수신 방법.In the method of transmitting and receiving data between processor modules, each processor module monitors a frame supplied from a communication bus, detects a head of the frame, and determines whether or not the destination address of the head coincides with its own address. A second process of receiving a data of the frame and storing the data of the frame if the destination address coincides with its address in the second process, and detecting the end flag of the frame after performing the third process from the communication bus. A fourth step of checking whether or not there is data to be transmitted when an occupancy release message in the form of a bit stream is received, and transmitting data to the adjacent processor module through a communication bus if there is data to be transmitted in the fourth step. And a fifth process of transmitting its own release message in the form of a bit stream. A processor module between the data transmission and reception method.
프로세서 모듈간 데이타 송수신 장치에 있어서, 다수의 제어신호를 출력하는 제1제어부(34), 상기 제1제어부(34)로 부터의 제어신호에 따라 주프로세서에 대해서 데이타를 입출력하는제1버퍼(32), 제1통신버스를 통해 자신의 목적지 주소가 공급되면 상기 제1버스로 부터 공급된 데이타를 상기 제1버퍼(32) 측으로 출력하고 상기 제1제어부(30)로부터 송신요구신호가 공급되면 상기 제1버퍼(32)로 부터 공급된 데이타를 상기 제1통신버스 측으로 전송하는 제1송수신부(30), 다수의 제어신호를 출력하는 제2제어부(35), 상기 제2제어부(35)로 부터의 제어신호에 따라 상기 주프로세서에 대하여 데이타를 입출력하는 제2버퍼(33), 제2통신버스를 통해 자신의 목적지 주소가 공급되면 상기 제2통신버스로 부터 공급된 데이타를 상기 제2버퍼(33)측으로 출력하고 상기 제2제어부(35)로 부터 송신요구 신호가 공급되면 상기 제2버퍼(33)로 부터 공급된 데이타를 상기 제2통신버스 측으로 전송하는 제2송수신부(31), 상기 제1제어부(34)로부터 공급된 제어신호에 따라 상기 제1 및 제2통신버스의 궤환경로를 형성하는 제4버퍼(37), 상기 제2제부(35)로 부터 공급된 제어신호에 따라 상기 제2통신버스의 데이타 전달을 제어하는 제5버퍼(39) 및, 상기 제2제어부(35)로부터 공급된 제어신호에 따라 상기 제1 및 제2통신버스의 궤환경로를 형성하는 제6버퍼(38)를 구비하는 것을 특징으로 하는 전전자 교환기 프로세서 모듈간 데이타 송수신 장치.An apparatus for transmitting and receiving data between processor modules, comprising: a first controller (34) for outputting a plurality of control signals, and a first buffer (32) for inputting and outputting data to and from a main processor in accordance with control signals from the first controller (34). ), When its destination address is supplied through the first communication bus, the data supplied from the first bus is output to the first buffer 32 side, and when the transmission request signal is supplied from the first control unit 30, A first transmitter / receiver 30 for transmitting data supplied from the first buffer 32 to the first communication bus, a second controller 35 for outputting a plurality of control signals, and a second controller 35 A second buffer 33 for inputting and outputting data to and from the main processor according to a control signal from the second buffer, and when a destination address thereof is supplied through a second communication bus, the data supplied from the second communication bus is transferred to the second buffer. Output to the (33) side; When the transmission request signal is supplied from the fisherman 35, the second transmission and reception unit 31 and the first control unit 34 transmit the data supplied from the second buffer 33 to the second communication bus. The data transfer of the second communication bus in accordance with the control signal supplied from the fourth buffer 37 and the second control part 35 forming the path environment paths of the first and second communication buses according to the received control signal. And a fifth buffer (38) for controlling, and a sixth buffer (38) for forming a track environment path of the first and second communication buses according to a control signal supplied from the second control unit (35). Data transmission and reception device between all electronic switch processor module.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.