KR950022143A - 주파수 가변 분주회로 - Google Patents
주파수 가변 분주회로 Download PDFInfo
- Publication number
- KR950022143A KR950022143A KR1019930027843A KR930027843A KR950022143A KR 950022143 A KR950022143 A KR 950022143A KR 1019930027843 A KR1019930027843 A KR 1019930027843A KR 930027843 A KR930027843 A KR 930027843A KR 950022143 A KR950022143 A KR 950022143A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- odd
- clock
- frequency
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 주파수 가변 분주회로에 관한 것으로, 종래에는 우수 분주된 출력만 출력되기 때문에 시스템에서 기수 분주 또는 기수 및 우수 분주된 클럭소스를 필요로 할 경우 다른 클럭소스를 사용해햐만 하는 문제점이 있었다. 본 발명은 이와같은 종래의 문제점을 감안하여 기존의 우수 주파수 분주회로에 익스클루시브 오아게이트오 멀티플렉서를 추가함으로써, 한 시스템에서 기수 및 우수 분주된 클럭소스를 선택적으로 사용한 경우 최종 디-플립플롭의 출력단과 외부 클럭소스를 익스클루시브 오아게이트에 의해 취하뒤 그 출려과 외부클럭 신호중 한 신호를 선택하여 첫단 디-플립를폽의 클럭입력다너에 인가함으로써 쉽게 외부클럭에 대한 우수 및 기수 분주 주파수를 발생시키며, 또한 기수주파수 분주를 선택 할 경우 출력단(Q1Q2)에서 각각 1,5분주 및 3분주를 얻을 수 있지만, 제1,2 디-플립플롭의 출력단에서 7분주, 두개 추가할 경우 15분주들의 기수 주파수 분주클럭을 쉽게 얻을 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 주파수 가변 분주회로도,
제6도는 본 발명의 N개로 구성된 주파수 가변 분주회로도.
Claims (3)
- 외부클럭(CK)과 최종 디-플립플롭(Fn)의 출력(Qn)을 입력받아 베타 논닐합 연산를 하는 익스클루시브 오아게이트(EX)와, 외부클럭(CK)과 상기 익스클루시브 오아게이트(EX)의 출력을 입력(A,B)으로 하여 선택단(SEL)의 외부선택신호 (EVEN/ODD)에 의해 상기 두 신호(A,B)중 한 신호를 선택하여 출력(C)으로 하는 멀티플랙서(MUX)와 상기 멀티플렉서(MUX)의 출력(C)을 클럭단(CK1)에 입력받아 분주된 출력(Q1)을 하고 반전출력(Q1)을 그의 입력(D1)으로 하는 제1 디-프러립플롭 (F1)과, 상기 제1 디-플립플롭(F1)의 출력(Q1)을 클럭입력으로 하여 최종단의 출력(Qn)을 외부클럭(CK)과 함께 상기 익스클루시브 오아게이트(EX)에 입력하는 순차 연결된 한개 이상의 디-플립플롭(Fn)으로 구성함을 특징으로 하는 주파수 가변 분주회로.
- 제1항에 있어서, 멀티플렉서(MUX)는 외부클럭(CK)이 입력되는 입력단(A)과 선택신호(SEL)를 입력으로 하는 앤드게이트(AND1)와, 익스클루시브 오아게이트(EX)의 출력이 입력되는 입력단(B)과 인버터(11)에 의해 반전된 선택신호(SEL)를 입력으로 하는 앤드게이트(AND2)와, 상기 앤드게이트(AND1,AND2)의 출력을 오아링하여 그 출력이 멀티플랙서(MUX)의 출력단(C)이 되게 하는 오아게이트(OR)로 구성함을 특징으로 하는 주파수 가변 분주회로.
- 제1항에 있어서, 외부클럭(CK)및 외부선택신호(EVEN, ODD)로부터 우수분주 선택시 2이상의 우수 분주 된 클럭신호를 출력하고 기수분주 선택시 1,5,3,7 등의 기수 분주된 클럭신호를 출력하는 것을 특징으로 하는 주파수 가변 분주회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930027843A KR950022143A (ko) | 1993-12-15 | 1993-12-15 | 주파수 가변 분주회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930027843A KR950022143A (ko) | 1993-12-15 | 1993-12-15 | 주파수 가변 분주회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950022143A true KR950022143A (ko) | 1995-07-28 |
Family
ID=66851054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930027843A KR950022143A (ko) | 1993-12-15 | 1993-12-15 | 주파수 가변 분주회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950022143A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030040035A (ko) * | 2001-11-13 | 2003-05-22 | 미쓰비시덴키 가부시키가이샤 | 분주 회로 |
KR100538663B1 (ko) * | 1997-04-15 | 2006-03-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 저잡음분주기 |
-
1993
- 1993-12-15 KR KR1019930027843A patent/KR950022143A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100538663B1 (ko) * | 1997-04-15 | 2006-03-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 저잡음분주기 |
KR20030040035A (ko) * | 2001-11-13 | 2003-05-22 | 미쓰비시덴키 가부시키가이샤 | 분주 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4443887A (en) | Frequency-dividing circuit | |
KR930003004B1 (ko) | 신호발생기 | |
GB1405918A (en) | Pulse frequency dividing circuit | |
KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
JPH08139577A (ja) | 可変遅延回路 | |
US5179348A (en) | Progression of states numerically controlled oscillator | |
US10530348B2 (en) | Shift register utilizing latches controlled by dual non-overlapping clocks | |
US4077010A (en) | Digital pulse doubler with 50 percent duty cycle | |
KR960043531A (ko) | 고속 동기 카운터 회로 | |
KR950022143A (ko) | 주파수 가변 분주회로 | |
US5731726A (en) | Controllable precision on-chip delay element | |
JP3389292B2 (ja) | 分周回路 | |
KR970009785B1 (ko) | 임의 분주클럭 발생회로 | |
US10516413B2 (en) | Digital-to-time converter and information processing apparatus | |
KR940003188A (ko) | 동기식 카운터회로 | |
KR100207014B1 (ko) | 주파수 분주회로 | |
KR900007355Y1 (ko) | 펌웨어에 의한 가변클럭 발생장치 | |
KR930004310Y1 (ko) | 기수 주파수 분주회로 | |
JPS573188A (en) | Reference signal generating device | |
JPS6048617A (ja) | 信号選択回路 | |
SU894874A1 (ru) | Устройство дл делени частоты импульсов | |
JP2504949B2 (ja) | シフトレジスタ | |
JPH04186913A (ja) | エッジ検出回路 | |
KR950022088A (ko) | 디지탈 신호 동기 회로 | |
JPH03198417A (ja) | ディジタル遅延回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |