KR950016217A - 클럭 신호 생성 장치 - Google Patents
클럭 신호 생성 장치 Download PDFInfo
- Publication number
- KR950016217A KR950016217A KR1019940030839A KR19940030839A KR950016217A KR 950016217 A KR950016217 A KR 950016217A KR 1019940030839 A KR1019940030839 A KR 1019940030839A KR 19940030839 A KR19940030839 A KR 19940030839A KR 950016217 A KR950016217 A KR 950016217A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock signal
- error
- phase
- synchronization signal
- Prior art date
Links
- 230000000630 rising effect Effects 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 claims 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(목적) 비디오 신호의 동기 신호에 위상을 고정시킨 클럭 신호를 생성하는 장치에 있어서, 디지털화된 비디오신호에서 직접 수평동기 신호의 위상 정보를 꺼낸다.
(구성) 디엠피시스 회로(6)의 출력인 디지탈화된 Y신호는 직접 PLL 회로(17)에 공급된다. PLL회로(17)내의 디지탈 위상 비교회로(18)는 윈도우 생성 회로(23)가 생성하는 윈도우가 열려있는 기간, 입력된 Y신호의 수평 동기 신호의 상승 엣지의 전후를 VCO(21)가 생성하는 시스템 클럭을 써서 예컨대 64개 샘플링하고 그것들을 가산하는 것에 의해서 수평 동기 신호라 윈도우와의 위상 에러를 검출한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 적용한 VTR재생계의 구성을 도시한 블럭도.
제2도는 디지탈 위상 비교 회로의 동작을 도시하는 도면.
제3도는 디지탈 위상 비교 회로의 구체적 구성의 1실시예를 도시하는 블럭도.
Claims (5)
- 비디오 신호의 동기 신호에 위상을 고정시킨 클럭 신호 생성 장치에 있어서. 디지탈화된 비디오 신호의 동기신호와 그 내부에서 생성한 비교 신호와의 위상 에러를 검출하는 에러 검출 수단과, 상기 에러 검출 수단의 출력에 의거해서 발진 주파수가 가변 제어되는 클럭 신호 발생 수단과. 상기 클럭 신호 발생 수단치 출력을 카운트하는 카운트수단과. 상기 카운트 수단의 카운트값에 의거해서 상기 비교 신호를 생성하는 수단을 구비하는 것을 특징으로 하는 클럭 신호 생성 장치.
- 제1항에 있어서, 상기 에러 검출 수단은 디지탈화된 비디오 신호의 진폭 정보를 적분하고 위상 에러를 검출하는 것을 특징으로 하는 클럭 신호 생성 장치.
- 제1항 또는 제2항에 있어서, 상기 에러 검출 수단은 동시 신호의 상승 엣지 및 하강 엣지에시 선택적으로 위상 에러를 검출하는 것을 특징으로 하는 클럭 신호 생성 장치.
- 제1항 또는 제2항에 있어서. 상기 비교 신호가 미리 정해진 위상을 가질때, 상기 에러 검출 수단의 출력을 고정치로 바꾸는 것을 특징으로 하는 클럭 신호 생성 장치.
- 제1항 또는 제2항에 있어서, 상기 동기 신호가 불연속임을 검출할때, 위상 에러의 유지 및 상기 카운트 수단의 초기화를 행하는 것을 특징으로 하는 클럭 신호 생성 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31742793A JP3331711B2 (ja) | 1993-11-24 | 1993-11-24 | クロック信号生成装置 |
JP93-317427 | 1993-11-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950016217A true KR950016217A (ko) | 1995-06-17 |
KR100316675B1 KR100316675B1 (ko) | 2002-02-19 |
Family
ID=18088106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940030839A KR100316675B1 (ko) | 1993-11-24 | 1994-11-23 | 클록신호생성장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5568201A (ko) |
JP (1) | JP3331711B2 (ko) |
KR (1) | KR100316675B1 (ko) |
CN (1) | CN1051421C (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3358432B2 (ja) * | 1996-02-29 | 2002-12-16 | ソニー株式会社 | クロック信号発生装置及び方法 |
JP3487119B2 (ja) * | 1996-05-07 | 2004-01-13 | 松下電器産業株式会社 | ドットクロック再生装置 |
JP2007219854A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 出力制御装置および記録媒体駆動装置用制御装置 |
CN100442665C (zh) * | 2006-03-27 | 2008-12-10 | 华为技术有限公司 | 时钟鉴相装置和方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200635A (ja) * | 1984-03-26 | 1985-10-11 | Victor Co Of Japan Ltd | デジタル信号復調装置のビツトクロツク信号発生装置 |
US4775890A (en) * | 1987-06-11 | 1988-10-04 | Rca Licensing Corporation | Phase detector |
JPS6446318A (en) * | 1987-08-14 | 1989-02-20 | Nec Corp | Phase locked loop circuit |
JPH02124637A (ja) * | 1988-11-02 | 1990-05-11 | Nec Corp | 同期検出回路 |
US5170297A (en) * | 1990-07-13 | 1992-12-08 | Standard Microsystems Corporation | Current averaging data separator |
US5278702A (en) * | 1991-04-12 | 1994-01-11 | Western Digital Corporation | Data synchronizer with symmetric window generation |
US5184091A (en) * | 1991-06-04 | 1993-02-02 | Zenith Electronics Corporation | Circuit for phase locking an oscillator within any one of a plurality of frequency ranges |
US5124671A (en) * | 1991-06-04 | 1992-06-23 | Zenith Electronics Corporation | Lock detector and confidence system for multiple frequency range oscillator control |
JPH04371024A (ja) * | 1991-06-19 | 1992-12-24 | Sony Corp | Pll周波数シンセサイザ |
US5414741A (en) * | 1993-10-14 | 1995-05-09 | Litton Systems, Inc. | Low phase noise oscillator frequency control apparatus and method |
-
1993
- 1993-11-24 JP JP31742793A patent/JP3331711B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-16 US US08/341,995 patent/US5568201A/en not_active Expired - Lifetime
- 1994-11-23 KR KR1019940030839A patent/KR100316675B1/ko not_active IP Right Cessation
- 1994-11-24 CN CN94118416A patent/CN1051421C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1051421C (zh) | 2000-04-12 |
US5568201A (en) | 1996-10-22 |
JPH07147644A (ja) | 1995-06-06 |
CN1116386A (zh) | 1996-02-07 |
JP3331711B2 (ja) | 2002-10-07 |
KR100316675B1 (ko) | 2002-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960027641A (ko) | 디지탈 데이타 복구장치 | |
GB2289384A (en) | Phase locked loop error suppression circuit and method | |
KR950034180A (ko) | 광 디스크 장치 | |
KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
KR950016217A (ko) | 클럭 신호 생성 장치 | |
KR920020856A (ko) | 동기 클록 발생 회로 | |
KR840005291A (ko) | Pll 회로의 인입 제어장치 | |
KR840002381A (ko) | 개선된 수직 타이밍신호 발생기를 가진 비데오 디스크 플레이어 | |
KR940027385A (ko) | 비트 클럭 재생장치 | |
KR910009071A (ko) | Aft 기능을 구비한 주파수 신세사이저형 텔레비젼 신호 수신 장치 및 그 제어 방법 | |
DE69613282D1 (de) | Vorrichtung zur ableitung eines taktsignals aus einem synchronsignal und videoaufzeichnungsgerät ausgestattet mit der vorrichtung | |
KR950023066A (ko) | 영상처리 시스템의 버스트신호 발생회로 | |
KR970064160A (ko) | 클럭 신호 발생 장치 및 클럭 신호 발생 방법 | |
KR960002325A (ko) | 위상동기 일치회로 | |
KR960006486A (ko) | 클럭발생기 | |
KR940010711A (ko) | 영상 검파 회로 | |
KR960028167A (ko) | 복합영상장치의 클럭발생기 | |
KR960015496A (ko) | Cdg재생시스템의 고속모드절환장치 | |
KR970016591A (ko) | 위상동기루프(pll) 회로의 동기유지범위 측정장치 | |
KR900019369A (ko) | 디지탈 영상처리 장치의 클럭 발생 회로 | |
KR970012594A (ko) | 고속 데이타 복조를 위한 위상동기 루프회로 | |
KR970008022A (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
KR930022270A (ko) | 시스템 클럭 발생회로 | |
KR960012811A (ko) | 교환시스템의 피엘엘(pll)회로 | |
KR950025649A (ko) | 하드 디스크를 이용한 비트스트림 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |