KR950014154B1 - Switching circuit for transforming the path of signal - Google Patents
Switching circuit for transforming the path of signal Download PDFInfo
- Publication number
- KR950014154B1 KR950014154B1 KR1019930021625A KR930021625A KR950014154B1 KR 950014154 B1 KR950014154 B1 KR 950014154B1 KR 1019930021625 A KR1019930021625 A KR 1019930021625A KR 930021625 A KR930021625 A KR 930021625A KR 950014154 B1 KR950014154 B1 KR 950014154B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- control
- terminals
- signal
- sio1
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Communication Control (AREA)
Abstract
Description
제1도는 터미널 구성도.1 is a terminal configuration diagram.
제2도는 제1도의 스위칭 회로 블록도.2 is a switching circuit block diagram of FIG.
제3도는 제2도의 상세도.3 is a detail of FIG.
제4도 내지 제6도는 제3도의 신호경로 연결을 나타낸 회로도.4 through 6 are circuit diagrams showing signal path connections of FIG.
제7도는 본 발명의 스위칭 회로블럭도.7 is a switching circuit block diagram of the present invention.
제8도 내지 제10도는 본 발명의 신호경로 연결을 나타낸 회로도.8 to 10 are circuit diagrams showing the signal path connection of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : SIO1 2 : SIO21: SIO1 2: SIO2
3 : IC1 4 : IC23: IC1 4: IC2
5 : 스위칭부 6 : SIO35: switching part 6: SIO3
7 : SIO47: SIO4
본 발명은 신호의 경로변경에 관한것으로, 특히 프로그램 제어방식으로 자동으로 신호의 경로를 변경하여 신호의 경로변경을 위한 스위칭 회로에 관한 것이다.The present invention relates to a signal rerouting, and more particularly, to a switching circuit for rerouting a signal by automatically rerouting the signal by a program control method.
일반적으로 시스템내에서 신호(전류,전압)의 경로를 필요에 의해 변경해야 할 경우가 생긴다. 이를 수행하기 위한 방법으로는 하드웨어적인 방법과 소프트 웨어적인 방법이 있다.In general, there is a need to change the path of a signal (current, voltage) in a system as needed. There are two ways to do this: hardware and software.
하드웨어적 방법은 점퍼(Jumper)를 수작업으로 결선하며 소프트웨어적인 방법은 점퍼대신 전자소자를 사용하여 전자소자의 전기적 특성을 프로그램에 의해 변화시켜 신호의 경로를 변경시킨다.The hardware method connects the jumper manually, and the software method uses the electronic device instead of the jumper to change the signal path by programmatically changing the electrical characteristics of the electronic device.
이하, 첨부된 도면을 참조하여 종래기술을 설명하면 다음과 같다.Hereinafter, the prior art will be described with reference to the accompanying drawings.
제1도는 일반적인 전자회로의 터미널 구성도를 나타낸 것으로 각 입력신호의 경로를 변경시키는 스위칭회로부(100)는 CPU(Central Processing Unit)부(101)와,SIO(Serial Input Output)인터페이스부(102)와, 스위칭부(l03)와, 모뎀부(104)와, RS-232C부(105) 및 핀패드(PiN Pad)부(106)로 구성된다.1 is a diagram illustrating a terminal configuration of a general electronic circuit. The switching circuit unit 100 for changing a path of each input signal includes a central processing unit (CPU) unit 101 and a serial input output (SIO) interface unit 102. And a switching unit 03, a modem unit 104, an RS-232C unit 105, and a Pin Pad (PiN Pad) unit 106.
상기와 같은 제1도의 종래 스위칭 회로부(100)는 제2도와 같이 CPU(101)를 SIO1(10)으로, SIO인터페이스부(102)는 SIO2(20)로 모뎀부(104)는 SIO3(40)로, RS-232C부(105) 및 펀패드부(106)는 SIO4(50)로 대치하여 각각 스위칭부(30)의 일단에 SIO1(10)과 SIO2(20)이 연결되고 스위칭부(30)의 타단에 SIO3(40)와 SIO4(50)와 연결된다. 이때 제2도의 스위칭 회로부(100)를 상세하게 나타내면 제3도와 같으며, SIO1(10), SIO2(20)와 SIO3(40), SIO4(50) 사이에 신호의 전송경로를 바꾸어 주는, 스위칭부(30) 가 연결된다. 이때 스위칭부(30)는 1차 스위칭부(27)와 2차 스위칭부(29)로 구성되며, 1차 스위칭부(27)는 상기 SIO1(10)의 복수개의 송,수신단자(TXl-n,RXl-n)를 전선으로 연결하고 타측과 연결되도록 하는 제1점퍼(Jumper)(25)와 SIO2(20)의 복수개의 송,수신단자(TX2-n,RX2-n)를 전선으로 연결하여 타측과 연결되도록 하는 제2점퍼(26)로 구성되며, 프로그램에 의해 소프트 웨어적으로 동작하는 2차 스위칭부(29)는 74HC125(28)의 입력단(lA,2A)에 송신단자(TX1,TX2)가 연결되고, 출력단(3Y,4Y)은 수신단자(RX1,RX2)에 연결되며, 컨트롤 단자(10E,30E)는 인버터(I1)를 거쳐 클럭신호(C1)에 연결되며 상기 인버터(I1)의 출력에 병열로 저항(Rl)을 거쳐 +5V의 전원에 연결된다.As shown in FIG. 1, the conventional switching circuit unit 100 of FIG. 1 has the CPU 101 as the SIO1 10, the SIO interface unit 102 as the SIO2 20, and the modem unit 104 as the SIO3 40 as shown in FIG. As such, the RS-232C unit 105 and the fun pad unit 106 are replaced with the SIO4 50 so that the SIO1 10 and the SIO2 20 are connected to one end of the switching unit 30, respectively, and the switching unit 30 The other end of the SIO3 (40) and SIO4 (50) is connected. In this case, the switching circuit unit 100 of FIG. 2 is shown in detail as shown in FIG. 3, and the switching unit changes the transmission path of the signal between SIO1 (10), SIO2 (20), SIO3 (40), and SIO4 (50). 30 is connected. At this time, the switching unit 30 is composed of a primary switching unit 27 and the secondary switching unit 29, the primary switching unit 27 is a plurality of transmission and reception terminals (TXl-n) of the SIO1 (10) Connects RXl-n with a wire and connects the first jumper 25 and the plurality of transmitting and receiving terminals TX2-n and RX2-n of the SIO2 20 with wires. The secondary switching unit 29, which is composed of a second jumper 26 to be connected to the other side, and operates in software by a program, transmits the terminals TX1 and TX2 to the input terminals lA and 2A of the 74HC12528. ) Is connected, the output terminals 3Y and 4Y are connected to the receiving terminals RX1 and RX2, and the control terminals 10E and 30E are connected to the clock signal C1 via the inverter I1 and the inverter I1. It is connected in parallel with the output of + 5V through the resistor (Rl).
그리고 컨트롤 단자(20E,40E)는 저항(R2)를 거쳐 +5V의 전원에 연결되고 출력단(lY,2Y)는 수신단자(RX3,RX4)에 연결된다.The control terminals 20E and 40E are connected to a + 5V power supply via a resistor R2, and the output terminals lY and 2Y are connected to the receiving terminals RX3 and RX4.
이와같은 구성을 갖는 종래의 스위칭 회로에서 SIO1(10)과 SIO3(40)를 연결하는 경우 제4도와 같이 제1점퍼(25)의 양단자 사이를 전선으로 연결시킨다.In the conventional switching circuit having such a configuration, when the SIO1 10 and the SIO3 40 are connected to each other, as shown in FIG. 4, the both terminals of the first jumper 25 are connected by wires.
따라서SIO1(10)의 송,수신단자(TX1,RXl)와 74HC125(28)의 입,출력단자(lA,3Y)은 전기저긍로 연결되며, 컨트롤단자(10E∼40E)에 가해지는 신호에 따라 2차 스위칭부(29)의 경로가 결정된다.Accordingly, the transmission and reception terminals TX1 and RXl of the SIO1 10 and the input and output terminals lA and 3Y of the 74HC125 28 are electrically connected, and according to the signals applied to the control terminals 10E to 40E. The path of the secondary switching unit 29 is determined.
즉, 예로서 컨트롤 단자(10E)에 외부로부터 0,4∼0.45V정도의 전압(이하 로우레벨 전압이라 한다)이 입력되며 74HC125(28)의 입력단(lA)과 출력단(lY)이 내부적으로 연결되어 SIO1(10)과 SIO3(40)가 연결된다.That is, for example, a voltage of about 0,4 to 0.45V (hereinafter referred to as low level voltage) is input to the control terminal 10E from the outside, and the input terminal lA and the output terminal lY of the 74HC125 (28) are connected internally. SIO1 (10) and SIO3 (40) is connected.
마찬가지로, 컨트롤 단자(10E)에 로우레벨 전압이 인가되면 입력단(2A)와 출력단(2Y)이 연결되고, 컨트롤 단자(30E)에 인가되면 입출력단(3A,3Y)이 연결되고 컨트롤 단자(40E)에 인가되면 입출력단(4A,4Y)이 서로 연결된다.Similarly, when a low level voltage is applied to the control terminal 10E, the input terminal 2A and the output terminal 2Y are connected, and when applied to the control terminal 30E, the input and output terminals 3A and 3Y are connected and the control terminal 40E. When applied to the input and output terminals 4A, 4Y are connected to each other.
반대로 각 컨트롤 단자(10E-40E)에 외부로부터 3.7∼4.4V 정도의 전압(이하, 하이레벨 전압이라 한다)이 입력되면 각 입력단(lA···nA)는 내부적으로 끊어진 상태가 된다.On the contrary, when a voltage of about 3.7 to 4.4 V (hereinafter referred to as a high level voltage) is input to each control terminal 10E-40E from the outside, each input terminal lA ... nA is cut off internally.
이상에서 알수 있듯이 74HC125(28)는 4개의 컨트롤 단자(10E-40E)를 제어하는 최소 한 개에서 4개의 외부컨트롤 신호를 필요로 한다. 제3도의 회로에서는 하나의 클럭신호(C1)가 사용되고 있는데 컨트롤 단자제어를 의한 클럭신호(C1)는 제1도의 PPI인터페이스(200)로부터 프로그램에 의해 발생된다.As can be seen from the above, the 74HC125 (28) needs at least one to four external control signals for controlling the four control terminals 10E-40E. In the circuit of FIG. 3, one clock signal C1 is used, and the clock signal C1 by control terminal control is generated by a program from the PPI interface 200 of FIG.
이때 제4도에서 클럭신호(Cl)가 하이레벨 전압이 되면 74HC125(28)의 컨트롤 단자(20E,40E)는 그대로 하이레벨 전압이 전달되나 컨트롤 단자()는 클럭신호(C1)가 인버터(I1)를 거쳐 입력되므로 로우레벨 전압이 입력된다.In this case, when the clock signal Cl becomes the high level voltage in FIG. 4, the control terminals 20E and 40E of the 74HC125 28 are transferred with the high level voltage. ) Is a low level voltage is input because the clock signal (C1) is input via the inverter (I1).
따라서 입출력단 1A와 1Y,3A와 3Y가 내부적으로 경로를 형성하게 된다.Therefore, the input / output terminals 1A and 1Y, 3A, and 3Y form a path internally.
따라서, SIO1(10)의 송신단자(TX1)와 SIO3(40)의 수신단자(RX3)가 연결되고, SIO1(10)의 수신단자(RX1)와 SIO3(40)의 송신단자(TX3)가 연결되어 송수신 경로가 형성된다.Accordingly, the transmitting terminal TX1 of the SIO1 10 and the receiving terminal RX3 of the SIO3 40 are connected, and the receiving terminal RX1 of the SIO1 10 and the transmitting terminal TX3 of the SIO3 40 are connected. Thus, a transmission and reception path is formed.
그리고 SIO2와 SIO3을 연결하고자 하는 경우는 제5도와 같이 수작업으로 제2점퍼(26)의 양단을 전선을 이용하여 연결한다.In addition, when the SIO2 and the SIO3 are to be connected, both ends of the second jumper 26 are manually connected using wires as shown in FIG. 5.
제어신호(C1)가 로우레벨 전압이면, 컨트롤 단자()에는 하이레벨 전압이 입력되어 입출력단(lA,3A,lY,3Y)는 끊어진 상태가 되고, 컨트롤 단자()에는 로우레벨 전압이 그대로 입력되어 입출력단 2A와 2Y, 4Y와 4A간에 경로가 형성되어 SIO2(20)의 송신단자(TX2)가 74HC125(28)의 입출력단(2A,2Y)를 통해 SIO4(50)의 수신단자(RX4)가 연결되고 SIO2(20)의 수신단자(RX2)가 74HCL125(28)의 입출력단(4A,4Y)을 통해 SIO4(50)의 송신단자(TX.)에 연결되어 SIO2(20)와 SIO4(50)간에 송수신 경로가 형성된다.If the control signal C1 is a low level voltage, the control terminal ( ), The high-level voltage is inputted, and the input / output terminals lA, 3A, lY, and 3Y are disconnected, and the control terminal ( ), The low level voltage is input as it is, and a path is formed between the input / output terminals 2A, 2Y, 4Y, and 4A. 50 is connected to the receiving terminal RX4, and the receiving terminal RX2 of the SIO2 20 is connected to the transmitting terminal TX. Of the SIO4 50 through the input / output terminals 4A and 4Y of the 74HCL125 (28). A transmission / reception path is formed between the SIO2 20 and the SIO4 50.
그리고 SIO1과 SIO4를 연결하는 경우에는 제6도와 같이 수작업으로 제1점퍼(25)의 양단을 전선을 이용하여 연결한다. 이때 제어신호(C1)이 로우레벨 전압이면 74HC125(28)의 컨트롤 단자(10E,30E)에는 하이레벨 전압이 입력되어 입출력단(lA,3Y,lA,3Y)는 끊어진 상태가 되고, 컨트롤 단자(20E,40E)에는 로우레벨 전압이 입력되므로 입출력단자 2A와 2Y,4Y와 4A간에 경로가 설정되어 74HC125(28)의 입출력단(2A,2Y,4A,4Y)을 거쳐 SIO1(10)의 송신단자(TX1)와 SIO4(50)의 수신단자(TX4)가 연결되고 SIO1(10)의 수신단자(RX1)와 SIO4(50)의 송신단자(TX4) 가 연결되어 SIO1(10)과 SIO4(50) 간에 송수신경로가 설정된다.In the case of connecting SIO1 and SIO4, both ends of the first jumper 25 are manually connected using wires as shown in FIG. At this time, if the control signal C1 is a low level voltage, a high level voltage is input to the control terminals 10E and 30E of the 74HC125 (28), and the input / output terminals lA, 3Y, 1A, and 3Y are disconnected, and the control terminal ( Since the low level voltage is input to 20E and 40E, a path is set between the input and output terminals 2A, 2Y, 4Y, and 4A, and the transmission terminal of the SIO1 10 passes through the input / output terminals 2A, 2Y, 4A, 4Y of the 74HC125 (28). (TX1) and the receiving terminal (TX4) of the SIO4 (50) is connected, the receiving terminal (RX1) of the SIO1 (10) and the transmitting terminal (TX4) of the SIO4 (50) is connected to the SIO1 (10) and SIO4 (50) The transmission and reception path is established.
즉 상기와 같은 종래의 기술은 점퍼의 연결상태와 제어신호(C1)에 의해 신호의 경로를 변경할 수 있다.That is, the conventional technique as described above may change the path of the signal by the connection state of the jumper and the control signal C1.
이와같은 종래기술의 신호경로방법은 신호경로변경시 제품의 케이스를 뜯고 점퍼의 연결선을 변경시켜야하므로 사용상 불편함이 있었다.Such a signal path method according to the related art has an inconvenience in use because it has to open the case of the product and change the connection line of the jumper when the signal path is changed.
본 발명은 이와같은 종래기술의 문제점을 해결하기 위해 안출한 것으로, 프로그램에 의해 소프트 웨어적으로 신호의 경로를 변경시키는 스위칭 회로를 제공함에 그 목적이 있다.The present invention has been made to solve the problems of the prior art, and an object thereof is to provide a switching circuit for changing the path of a signal in software by a program.
상기와 같은 목적을 실현하기 위한 본 발명은 제7도와 같이 일측에서 신호를 송,수신하는 SIO1 및 SIO2와 타측에서 신호를 송수신하는 SIO3 및 SIO4와, 상기 SIO1 및 SIO2와 SIO3 및 SIO4 사이에서 제어신호에 따라 신호의 경로를 소프트 웨어적으로 변경하기 위한 IC1(74HC125)과 IC/74HC125)로된 스위칭회로부가 연결구성된다. 이때 SIO1(CPU)(1)의 송신단자(TX1)는 IC1(74HC125)(3)의 입력단(lA,2A)에 연결되고, 수신단자(RX1)는 IC1(3)의 출력단(3Y,4Y)에 연결된다.The present invention for achieving the above object is SIO1 and SIO2 for transmitting and receiving signals on one side and SIO3 and SIO4 for transmitting and receiving signals on the other side, and the control signal between the SIO1 and SIO2 and SIO3 and SIO4 as shown in FIG. In accordance with this, a switching circuit portion composed of IC1 74HC125 and IC / 74HC125 for softwarely changing a signal path is configured. At this time, the transmitting terminal TX1 of the SIO1 (CPU) 1 is connected to the input terminals lA and 2A of the IC1 74HC125 and 3, and the receiving terminal RX1 is the output terminal 3Y and 4Y of the IC1 3. Is connected to.
상기 IC1(3)은 제1도의 PPI인터페이스부(200)로부터 컨트롤 단자()에는 제어신호(C1)를 입력받으며, 컨트롤단자()에 제어신호(C2)를 입력받는다. 그리고, IC1(3)의 입The IC1 (3) is connected to the control terminal (PPI interface 200) of FIG. ) Receives the control signal (C1), the control terminal ( ) Receives a control signal (C2). And mouth of IC1 (3)
출력단(3A,lY)는 IC2(4)의 입출력단(lA,3Y)에 연결되고, 입출력단(4A,2Y)은 SIO4(7)의 송수신단자(TX4, RX4)에 연결된다.The output terminals 3A, 1Y are connected to the input / output terminals 1A, 3Y of the IC2 4, and the input / output terminals 4A, 2Y are connected to the transmission / reception terminals TX4, RX4 of the SIO4 7.
또한 SIO2(SIO인터페이스)(2)의 송수신단자(TX2, RX2)는 상기 IC2(4)의 입출력단(2A,4Y)에 연결되고, IC2(4)의 컨트롤 단자(10E,30E)는 IC1(3)의 컨트롤 단자와 동일한 제어신호(C1,C2)에 연결되고, 컨트롤 단자(20E,40E)는 제1도의 PPI 인버터페이스부(200)로부터 출력되는 제어신호(C3)에 연결되며, IC2(4)의 입출력단(3A,4A,lY,2Y)을 SIO(3)(모뎀)(6)의 송수신단자(TX3, RX3)에 연결된다. 단, 상기 SIO의 송수신단자는 복수제로 구성될 수 있다.In addition, the transmission and reception terminals TX2 and RX2 of the SIO2 (SIO interface) 2 are connected to the input / output terminals 2A and 4Y of the IC2 4, and the control terminals 10E and 30E of the IC2 4 are connected to IC1 ( 3 is connected to the same control signal (C1, C2) and the control terminal (20E, 40E) is connected to the control signal (C3) output from the PPI inverter face unit 200 of FIG. The input / output terminals 3A, 4A, 1Y, and 2Y of 4) are connected to the transmission and reception terminals TX3 and RX3 of the SIO 3 (modem) 6. However, the transmitting and receiving terminal of the SIO may be composed of a plurality of agents.
상기와 같은 연결구성을 갖는 본기술은 SIO1, SIO2(1,2)와 SIO3, SIO4(6,7)간의 신호의 송수신을 프로그램에 의해 IC1(3)과 IC2(4)에 인가되는 제어신호(C1-C3)에 의해 신호의 경로변경이 자동으로 이루어진다.According to the present technology having the above connection configuration, a control signal applied to IC1 (3) and IC2 (4) by a program for transmitting and receiving signals between SIO1, SIO2 (1, 2) and SIO3, SIO4 (6, 7). C1-C3) automatically changes the signal path.
이때 IC1(1)과 IC2(2)의 복수개의 입출력단(lA-4A lY-4A)은 컨트롤 단자(10E-40E)에 의해 내부적으로 연결되거나 끊어지게 된다.At this time, the plurality of input / output terminals lA-4A lY-4A of IC1 (1) and IC2 (2) are internally connected or disconnected by the control terminal 10E-40E.
즉, 컨트롤 단자(10E-40E)에 로우레벨 전압(0.4∼0.45V)이 인가되면 각 입출력단(lA-lY, 2A-2Y, 3A-3Y, 4A-4Y)간에 경로가 설정되며, 하이레벨 전압(3.7∼4.4V)이 인가되면 각 입출력단은 끊어진 상태가 된다. 이로부터, SIO1, SIO2(1,2)와 SIO3, SIO4(6,7)간의 경로 설정예를 제8도 내지 제10도를 참고로하여 설명하면 다음과 같다.That is, when a low level voltage (0.4 to 0.45 V) is applied to the control terminal 10E-40E, a path is set between each input / output terminal lA-lY, 2A-2Y, 3A-3Y, 4A-4Y, and high level. When the voltage (3.7 to 4.4 V) is applied, each input / output terminal is disconnected. From this, a path setting example between SIO1, SIO2 (1, 2) and SIO3, SIO4 (6, 7) will be described with reference to FIGS. 8 to 10 as follows.
먼저 SIO1과 SIO3간의 신호경로 설정은 제어신호(C1)은 로우레벨 전압이고, 제어신호(C2,C3)가 하이레벨 전압이면 스위칭부(5)의 IC1(3) 및 IC2(4)의 컨트롤 단자(10E,30E)에 의해 각 입출력단(lA-1Y,3A-3Y)간에 경로가 설정되고, 컨트롤 단자(20E,40E)에 의해 제어되는 IC1(3)과 IC2(4)의 입출력단 2A-2Y,4A-4Y은 끊어진 상태가 되어 제8도와 같이 SIO1(1)의 송신단자(TX1)가 IC1, IC2(3,4)의 각 입출력단(1A,lY)을 거쳐 SlO3(6)의 수신단자(RX3)에 연결되고, SIO1(1)의 수신단자(RX1)는 lCl, lC2(3,4)의 각 입출력단(3A,3Y)를 거쳐 SIO3(6)의 송신단자(TX3)에 연결되어 SIO1(1)과 SIO3(6)간에 신호의 전송경로가 설정된다.First, the signal path setting between SIO1 and SIO3 is that the control signal C1 is a low level voltage, and when the control signals C2 and C3 are high level voltages, the control terminals of IC1 (3) and IC2 (4) of the switching unit 5 are set. The input and output terminals 2A- of the IC1 (3) and IC2 (4) controlled by the control terminals 20E and 40E, with the path being set between each of the input / output terminals lA-1Y and 3A-3Y by (10E and 30E). 2Y, 4A-4Y are disconnected, and as shown in FIG. 8, the transmission terminal TX1 of the SIO1 (1) receives the SlO3 (6) via the input / output terminals 1A, lY of the IC1, IC2 (3,4). Connected to terminal RX3, and receiving terminal RX1 of SIO1 (1) is connected to transmitting terminal TX3 of SIO3 (6) via each input / output terminal 3A, 3Y of lCl, lC2 (3,4). Thus, a signal transmission path is set between SIO1 (1) and SIO3 (6).
그리고 SIO2와 SIO3간을 연결하기 위해서는 제어신호(C1,C2)는 하이레벨 전압이고, 제어신호(C3)가 로우레벨 전압이면 IC1(3)과 IC2(4)의 각 입출력단(lA,lY,3A,3Y) 및 IC1(3)의 입출력단(2A,4A,2Y,4Y)이 끊어진 상태가 되고 IC2(4)의 컨트롤 단자(20E,40E)에 의해 입출력단 2A-2Y,4A-4Y간에 경로가 설정되어 SIO2(2)의 송신단자(TX2)가 IC2(4)의 입출력단(2A,2Y)을 거쳐 SIO3(6)의 수신단자(RX3)에 연결되고, SIO2(2)의 수신단자(RX2)가 IC2(4)의 입출력단(4A,4Y)를 거쳐 SIO3(6)의 송신단자(TX3)에 연결됨으로써 제9도와 같이 SIO2(2)와 SIO3(6)간에 신호전송 경로가 설정된다.In order to connect the SIO2 and the SIO3, the control signals C1 and C2 are high level voltages. When the control signals C3 are low level voltages, the input / output terminals lA, lY, and IC1 of the IC1 (3) and the IC2 (4) are connected. 3A, 3Y) and I / O terminals 2A, 4A, 2Y, 4Y of IC1 (3) are disconnected, and the control terminals 20E, 40E of IC2 (4) between I / O terminals 2A-2Y, 4A-4Y The path is set so that the transmitting terminal TX2 of the SIO2 2 is connected to the receiving terminal RX3 of the SIO3 6 via the input / output terminals 2A, 2Y of the IC2 4, and the receiving terminal of the SIO2 2 is connected. A signal transmission path is established between SIO2 (2) and SIO3 (6) by connecting (RX2) to the transmit terminal (TX3) of SIO3 (6) via input / output terminals (4A, 4Y) of IC2 (4). do.
그리고, SIO1과 SIO4의 연결은 제어신호(C1,C3)은 하이레벨 전압이고, 제어신호(C2)가 로우레벨 전압이면 lC1(3)과 1C2(4)의 컨트롤 단자(10E,30E) 및 IC1(3)의 컨트롤 단자(20E,40E)에 의해 IC1(1)의 입출력단자(lA,3A,lY,3Y)의 경로가 끊어지고, 또한 IC2(1)의 컨트롤 단자()에 의해 IC1(1)의 입출력단(2A,4A,2Y,4Y)반이 내부적으로 연결되어,IC1(1)의 입출력단 2A-2Y,4A-4Y를 통해 SIO1(1)의 송신단자(TX2)와 SIO4(7)의 수신단자(RX4)가 연결되고, SIO1(1)의 수신단자(RX2)와 SIO4(7)의 송신단자(TX4)가 연결되어 SIO1(1)과 SIO4(7)간에 전송경로가 설정된다.When the control signals C1 and C3 are high level voltages and the control signals C2 are low level voltages, the control terminals 10E and 30E and IC1 of lC1 (3) and 1C2 (4) are connected to each other. The control terminals 20E and 40E of (3) cut off the paths of the input / output terminals lA, 3A, lY, and 3Y of the IC1 (1), and the control terminals (1) of the IC2 (1). The input / output terminals 2A, 4A, 2Y, and 4Y of the IC1 (1) are internally connected, and the transmission terminal (1) of the SIO1 (1) is connected via the input / output terminals 2A-2Y, 4A-4Y of the IC1 (1). TX2) and receiving terminal RX4 of SIO4 (7) are connected, and receiving terminal RX2 of SIO1 (1) and transmitting terminal TX4 of SIO4 (7) are connected to SIO1 (1) and SIO4 (7). The transmission path is established.
즉 상기와 같이 본 발명은 SlO1(1)과 SIO2(2)의 일측과 SIO3(6)와 SlO4(7)간의 전송경로를 IC1(3)과 IC2(4)를 이용하여, 프로그램된 제어신호(C1,C2,C3)에 의해 컨트롤 하게 되는데 IC1(1)의 컨트롤 단자()에 C1의 제어신호를 가하고 컨트롤 단자(20E,40E)에 C2의 제어신호를 가하며 IC2(4)의 컨트롤 단자()에 C1의 제어신호를 컨트롤 단자()에는 C3의 제어신호를 가하여 신호의 전송경로를 설정하게 되는데 SIO1(1)과 SIO3(6)를 전기적으로 연결하기 위해서는 Cl의 제어신호는 로우레벨 전압 C2, C3는 하이레벨 전압, SIO2(2)와 SIO3(6)를 연결하기 위해서는 C1, C2의 제어신호는 하이레벨 전압, C3는 로우레벨 전압, SIO1(1)과 SIO4(7)를 연결하기 위해서는 C1, C3의 제어신호는 하이레벨 전압, C2의 제어신호는 로우레벨전압이 되도록 프로그램을 설정하면 된다.That is, as described above, the present invention uses the IC1 (3) and IC2 (4) to control the transmission path between one side of SlO1 (1) and SIO2 (2) and SIO3 (6) and SlO4 (7). It is controlled by C1, C2, C3). ) Applies a control signal of C1 to the control terminal 20E, 40E, and a control terminal of IC2 (4). Control signal of C1 to C3 is applied to control signal of C3 to set the signal transmission path. To connect SIO1 (1) and SIO3 (6) electrically, Cl's control signal is low level voltage C2, C3 is high level voltage and SIO2 (2). ), The control signals of C1 and C2 are high level voltage to connect SIO3 (6), C3 is the low level voltage, and the control signals of C1 and C3 are high level voltage to connect SIO1 (1) and SIO4 (7). , The program is set so that the control signal of C2 becomes the low level voltage.
상기와 같은 본 발명은 종래 기술의 제1스위칭부인 점퍼를 IC1(74HC125)(3)으로 대체한 것으로 프로그램 제어방식에 의해, IC1과 IC2의 동작조건을 설정하여 소프트 웨어적으로 신호의 전송경로를 변환시킴으로서 종래 기술에서의 하드웨어적인 불편함이 해소되는 효과가 있다.In the present invention as described above, the jumper, which is the first switching unit of the prior art, is replaced with IC1 (74HC125) (3). By using the program control method, the operating conditions of IC1 and IC2 are set, and the signal transmission path is software-controlled. By converting, there is an effect that the inconvenience of the hardware in the prior art is eliminated.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021625A KR950014154B1 (en) | 1993-10-18 | 1993-10-18 | Switching circuit for transforming the path of signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021625A KR950014154B1 (en) | 1993-10-18 | 1993-10-18 | Switching circuit for transforming the path of signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012188A KR950012188A (en) | 1995-05-16 |
| KR950014154B1 true KR950014154B1 (en) | 1995-11-22 |
Family
ID=19366065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021625A KR950014154B1 (en) | 1993-10-18 | 1993-10-18 | Switching circuit for transforming the path of signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950014154B1 (en) |
-
1993
- 1993-10-18 KR KR1019930021625A patent/KR950014154B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012188A (en) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2805214B1 (en) | Device and method for powering ethernet midspan device and endspan device | |
| JP2013153596A (en) | Charge/discharge monitoring device and battery pack | |
| ES8308434A1 (en) | Connecting unit for a ring bus. | |
| KR950014154B1 (en) | Switching circuit for transforming the path of signal | |
| JP2023502704A (en) | Slave computers, connectors, slave computer assemblies and communication systems | |
| EP0199338B1 (en) | Repeater circuit | |
| JPH10173685A (en) | Field bus device | |
| EP0212424A2 (en) | Trunk coupling unit | |
| CN208257699U (en) | Principal and subordinate's communication circuit and motor load balance control system between mine-used frequency-converter | |
| CN220307228U (en) | Gateway (GW) | |
| CN211826943U (en) | Communication control circuit and device | |
| EP4094420B1 (en) | Building technology device | |
| CN216391065U (en) | RS485 communication-based multi-path-to-one-path data routing device | |
| JP3816366B2 (en) | Data transmission device control method, data transmission device control unit, and data transmission device | |
| CN210405271U (en) | Serial port signal modulation circuit | |
| CN108494293A (en) | Principal and subordinate's communication circuit between mine-used frequency-converter and motor load balance control system | |
| US20240160591A1 (en) | I/o unit, master unit, and communications system | |
| CN214474537U (en) | Network equipment and network communication system | |
| CN111309660B (en) | Host device, terminal device and data interaction system | |
| JPS6376653A (en) | Automatic switching system for terminal of partially matched terminal transmission line | |
| RU2740791C1 (en) | Transmission of a signals | |
| KR20010108870A (en) | Apparatus for interface unit terminating in transmission system | |
| KR100204806B1 (en) | Keyboard and mouse connection device for personal computer | |
| KR0161152B1 (en) | Communication apparatus with the facility of repeating the global bus in rs-485 | |
| KR100263510B1 (en) | Signal line interface for hot docking |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020927 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |