KR950010428B1 - 길쌈 부호화 방법 - Google Patents

길쌈 부호화 방법 Download PDF

Info

Publication number
KR950010428B1
KR950010428B1 KR1019930016054A KR930016054A KR950010428B1 KR 950010428 B1 KR950010428 B1 KR 950010428B1 KR 1019930016054 A KR1019930016054 A KR 1019930016054A KR 930016054 A KR930016054 A KR 930016054A KR 950010428 B1 KR950010428 B1 KR 950010428B1
Authority
KR
South Korea
Prior art keywords
bit
encoding
bits
coding
shift register
Prior art date
Application number
KR1019930016054A
Other languages
English (en)
Other versions
KR950007304A (ko
Inventor
김진업
김선영
이점도
Original Assignee
재단법인한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 양승택 filed Critical 재단법인한국전자통신연구소
Priority to KR1019930016054A priority Critical patent/KR950010428B1/ko
Publication of KR950007304A publication Critical patent/KR950007304A/ko
Application granted granted Critical
Publication of KR950010428B1 publication Critical patent/KR950010428B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

내용 없음.

Description

길쌈 부호화 방법
제 1 도는 종래 기술인 제로 테일 길쌈 부호 과정 예시도
제 2 도는 종래 기술인 테일 바이팅 길쌈 부호 과정 예시도
제 3 도는 본 발명에 따른 길쌈 부호화 방법의 일실시예시도
본 발명은 통신채널 상의 전송에러를 보정하기 위하여 길쌈 부호(Convolutional Code)에 존재하는 전송 손실을 없애는 TB(Tail Biting)기법을 개량하여 부호화 지연(Coding Delay)를 줄임과 동시에 부호화시에 필요한 메모리양도 줄이는 길쌈 부호화 방법에 관한 것이다.
통신시스템에서 송신단은 소스인코딩, 채널인코딩, 모듈레이터로 구성되며, 수신단은 디모듈레이터, 채널디코딩, 소스디코딩으로 구성되는 것이 일반적이다. 이러한 통신시스템에서 소스인코딩과 디코딩은 전송채널상의 점유대역을 줄이기 위하여 데이타를 축소하고 다시 원래의 데이타로 복원하는 기술이다. 모듈데이타와 디모듈레이터는 합쳐서 모뎀이라고 알려져 있으며 데이타를 반송주파수에 실어서 전송 하는 기술이다. 또한, 채널코딩과 디코딩은 채널상의 에러를 보정하기 위하여 사용하는 부호화 방법으로 합쳐서 채널코딩이라한다. 이러한 채널 코딩은 부호기와 복호기가 담당하는데, 부호기는 채널상으로 전송하고자 하는 신호에 리던던시를 추가하여 전송하는 역할을 하며 복호기는 이렇게 리던던트한 데이타로 부터 채널에서 첨가된 에러를 보정하여 복호하는 역할을 한다. 이러한 채널 코딩 기법에서는 길쌈 부호화 널리 사용되고 있다.
길쌈 부호화를 위한 부호기는 m비트 길이의 시프트레지스터로 쉽게 구현이 가능한데, 이 m을 구속장(Constraint Length)이라고 한다. 구속장의 정의는 두가지가 사용되는데, 하나는 부호기의 출력심볼을 만드는데, 사용된 입력비트수 K로써 사용하고, 다른 하나는 부호기를 구성하는데 사용된 시프트레지스터의 길이 m으로사용하는데 k와 m은 k=m +1의 관계에 있다. 본 발명에서는 후자의 정의에 따랐다.
일반적으로 길쌈 부호는 송신단에서 전송하고자 하는 신호(이 신호의 크기를 k비트라고 한다.)를모두 부호화한 후 추가로 구속장 길이 만큼의 0비트를 부호화하여 전송하므로써, 수신단에서는 레지스터의 상태가 0상태에서 시작하여 0상태로 끝나는 모든 가능한 레지스터의 상태변천도(Trellis)상의 경로중 최적 경로에 해당하는 코드워드(Codeword)로 복호화한다(ML(Maximum Likelihood)복호). 이러한 길쌈 부호를 ZT(Zero Tail)길쌈 부호라 하는데 k비트의 입력정보는 k +m 심볼로 맴핑되어(하나의 입력비트를 부호화한 결과를 심볼이라함)채널상으로 전송된다.
따라서, m심볼만큼의 전송손실을 가지며 전송손실율은 m / (k + m)이다. 여기서 전송손실이 크다는 것은 통신채널의 점유대역폭의 커진다는 것을 의미한다. 예를들어 30KHz 주파수 대역에서 통신이 가능한 경우에도 이보다 넓은 주파수 대역에서 통신을 해야하기 때문에 일정한 주파수 자원을 효과적으로 사용하지 못하게 된다. 이 방법은 구속장의 길이가 길수록, 부호화하고자 하는 데이타의 크기가 작을 수록 추가 정보 전송에 의한 전송채널상의 손실을 커진다.
제 1 도는 종래의 부호화 방법에 따라 한비트의 입력신호가 2비트로 매칭되는 구속장이 6인 (2, 1, 6)제로테일 (Zero Tail)길쌈 부호의 부호화 고정을 도시한 것으로, 가산기를 2진 가산기(Modulo-2Adder)라 할때 제1a도는 첫번째 입력신호를 부호화하는 과정을, 제1b도는 마지막 신호를 부호화하는 과정을 도시한 것이다.
여기서, (2, 1, 6)길쌈 부호는 한비트의 입력신호가 2비트로 매핑되고 구속장이 6임을 나타내는, 비율이 1/2인 길쌈 부호를 말하는데, ZT 길쌈 부호에서 발생하는 전송손실(Rate Lss)을 없애는 방법으로 직접절단(DT : Direct Truncation)방법과 TB(Tail Biting)길쌈 부호화 방법이 있는데, DT 방법에 의한 부호에 비해 TB길쌈 부호가 보다 더 좋은 성능을 가진다. TB 방법은 부호화하고자 하는 정보의 크기를 k비트라할때 그중 마지막 m비트로 시프트레지스터를 초기화한 후 입력정보를 차례대로 부호화한다. 이렇게 하여 k비트의 입력정보를 모두 부호화하고 나면 레지스터의 상태를 초기상태와 같게 된다. 그리고, 도면에서 미설명한 부호 T1,T2및 Tn-1및 Tn은 매핑된 출력으로서 코드심볼을 나타내며 I1내지 Ik는 입력비트를 나타낸다.
제 2 도는 종래의 부호화 방법에 따라(2, 1, 6)TB 길쌈 부호의 부호화 과정을 도시한 것으로 제2a도는 부호화하고자 하는 k개의 입력비트 (I1내지 Ik)중 마지막 6개의 입력비트로 시프트레지스터를 초기화한 후 첫번재 입력비트를 부호화하는 과정을 도시한 것이고, 제2b도는 차례대로 k비트를 모두 부호화한 후의 상태를 도시한 것이다.
여기서, 제2b도의 상태를 시프트시키면 레지스터는 초기상태와 같아진다. 따라서 복호기에서는 레지스터의 초기상태와 최종상태가 같다는 점을 이용하여 ML복호화 방법으로 복호를 한다.
제2a도 및 제2b도에 도시한 부호화 방법은 추가의 정보를 부호화하지 않으므로서 ZT 길쌈 부호에서의 전송손실을 제거하였으나 부호화시에 입력정보의 마지막 m비트를 얻기 위해 k비트 크기의 메모리가 필요하며 또한 k비트의 입력정보가 발생할 때까지 부호화를 중지 해야하는 부호화 지연을 갖게 되고, 이러한 부호화 지연은 전체 통신시스템에 영향을 주게 된다. 예를 들어 음성통신의 경우 소화자가 말을 한 후 수화자가 그 말을 들을 수 있을 때까지의 음성전달지연은 약 70msec이하이어야 한다. 만일 이 규정된 지연 시간을 초과할 경우 송수화자는 모두 통화에 거북함을 느끼게 된다. 그런데 이 지연시간에는 소스코딩, 채널인코딩, 모듈레이션, 디모듈레이션, 채널디코딩, 소스 디코딩등 통신 시스템의 모든 블록에서 발생하는 지연시간을 더한 값이므로 가능한 한 각 블록에서의 부호화 지연을 최소로 해주어야 하는 등의 문제점이 있다.
따라서, 상기 종래의 문제점을 해결하기 위하여 안출된 본 발명은, k비트의 마지막 m비트의 레지스터를 초기화하는 대신 처음 m비트로 레지스터를 초기화하는 대신 처음 m비트로 레지스터를 초기화하여 전송손실과 부호화 지연을 감소시키고, 부호화시에 필요한 메모리양도 줄이기 위한 길쌈 부호화 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 부호화할 정보 (I1내지 Ik)를 입력받는 m비트의 시프트레지스터와, 상기 m비트 시프트레지스터의 출력을 가산하여 부호화하는 2개의 가산기를 구비한 부호기를 이용하여 길쌈 부호화하는 방법에 있어서, 입력 정보 비트의 처음 비트 내지 m -1비트로 상기 m비트 시프트레지스터를 초기화 하는 제 1 단계와, m번째 입력정보 비트부터 k번째 입력 정보 비트까지 차례로 부호화하여 출력심볼을 가산기로 출력하는 제 2 단계와, 상기 제1 단계에서 m비트 새프트레지스터를 초기화하는데 사용하였던 처음 비트 내지 m -1 비트를 차례로 부호화 하여 해당 출력 심볼을 출력하는 제 3 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면 제 3 도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
제3a도 및 제3b도는 본 발명인 길쌈 부호방법의 일실시예시도로서, 도면에서 31,33)은 가산기, 32는 시프트레지스터를 각각 나타낸다.
제3a도는 처음 m비트로 시프트레지스터(32)를 초기화한 후 다음 정보 비트인 m + 1번째 비트의 부호화 과정을 나타낸 도면이고, 제3a도에 도시한 부호화 과정의 출력이 부호기의 첫번째 출력이 된다. 제3b도는 제3a도에 도시한 부호화 과정을 차례대로 부호화를 수행 한 후 마지막 k번째 입력비트를 부호화하고 나면 다시 첫번째 비트의 부호화를 시작해서 m번째 비트까지 부호화한 과정을 나타낸다. 제3a도 및 제3b도와 같은 부호화를 진행하고 나면, 레지스터의 초기상태와 최종상태가 같아지므로 기존의 TB 길쌈 부호와 마찬가지로 ML복호가 가능하다.
GF(2)(Galois Field)에서 하나의 입력비트가 2심볼로 부호화되는 비율이 1/2이고, 구속장 6, 블럭의 크기가 k인 길쌈부호를 길이가 7인 시프트레지스터로(길이가 6인 시프트레지스터도 사용가함, 이 때는 MSB(Most Significant Bit)가 입력비트로 대치되어 모듈로-2 덧셈이 수행됨) 구현된 길쌈 부호기를 예로 들어 본 발명을 상세히 설명하면 다음과 같다.
길쌈부호의 생성다항식은 g(1)(D)=1, g(2)(D)=1+D+D4+D6로 가정하고 제3a도 및 제3b도와 같이 부호기를 구성하면, 이 부호기는 먼저 입력 데이타의 처음 6비트로 초기화 된다. 즉, Ij를 j번째 입력데이타라고 하고, Ti를 i번째 출력심볼이라고 하면(여기서 j=1, 2, … ·k이고 i=1, 2, … ·2k이다)시프트레지스터(32)는 입력정보비트의 처음 6비트(I6, I5, I4, I3, I2, I1)로 초기화된다. 첫번째 입력정보의 부호화는 I7을 입력하므로써 가산기(Modulo-2 Adder)(31, 33)에 의한 출력 T1, T2를 얻는다.(제3a도 참조). 이렇게 차례대로 I8, I9, … Ik를 모두 가산기(31, 33)에 의해 부호화하여 출력심볼 T3, T4…T2k-13…T2k-13, T2k-12를 얻는다.
이렇게 I7부터 Ik까지의 입력비트를 모두 부호화한 후에는 레지스터를 초기화하는데 사용되었던 I1부터 I6까지의 정보를 차례로 부호화하여 T2k-11, T2k-10, …, T2k-1, T2k를 얻는다.(제3b도 참조). 따라서 k비트의 입력정보를 부호화하여 2k심볼의 출력을 얻을 수 있고 레지스터의 최종상태는 초기상태와 마찬가지로 (I6, I5, I4, I3, I2, I1)가 되므로 기존의 길쌈 부호의 경우와 같은 방법으로 복호가 가능하다.
기존의 TB방법이 레지스터를 초기화할 때 부호화하고자 하는 입력정보 비트의 마지막 m비트를 얻기 위해 소정의 k비트 크기의 메모리가 필요하며, 소정의 k비트의 입력정보가 발생될 때까지 부호화를 중지해야 하는 부호화 지연을 갖는데 비해, 본 발명은 처음 임의의 m비트로 레지스터를 초기화하므로써 부호화 지연을 제거하였고, 메모리의 양도 처음 임이의 m비트를 저장할 메모리만 필요하게 된다. 그리고 이 방법은 기존의 TB방법의 시프트된 형태이므로 복호방법은 기존의 TB방법과 동일하며 성능 또한 동일하다.
본 발명은 특히 코딩 블럭의 크기가 작고 구속장 길이가 비교적 긴 길쌈 부호에 적용할 경우 전송률상의 손실이 없고 부호화지연이 없으므로 길쌈부호를 사용하는 통신채널을 보다 효과적으로 사용할 수 있다. 또한 길쌈 부호를 블럭 단위로 부호화 및 복호화가 가능하므로써 기존의 블럭코드와 유사하고 블럭코드에 적용되는 많은 이론들을 길쌈부호에 적용할 수 있게 한다.

Claims (1)

  1. 부호화할 정보(I1내지 Ik)를 입력받는 m비트의 시프트레지스터(32)와, 상기 m비트 시프트레지스터(32)의 출력을 가산하여 부호화하는 2개의 가산기(31, 33)을 구비한 부호기를 이용하여 길쌈 부호화하는 방법에 있어서, 입력 정보 비트의 처음 비트 내지 m-1 비트로 상기 m비트 시프트 레지스터(32)를 초기화하는 제 1 단계와, m번째 입력정보 비트부터 k번째 입력정보 비트까지 차례로 부호화하여 출력심볼을 가산기(31, 32)로 출력하는 제 2 단계와, 상기 제 1 단계에서 m비트 시프트레지스터(32)를 초기화하는데 사용하였던 처음 비트 내지 m-1 비트를 차례로 부호화하여 해당 출력심볼을 가산기(31, 33)로 출력하는 제 3 단계를 포함하고 있는 것을 특징으로하는 길쌈 부호화 방법.
KR1019930016054A 1993-08-18 1993-08-18 길쌈 부호화 방법 KR950010428B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930016054A KR950010428B1 (ko) 1993-08-18 1993-08-18 길쌈 부호화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930016054A KR950010428B1 (ko) 1993-08-18 1993-08-18 길쌈 부호화 방법

Publications (2)

Publication Number Publication Date
KR950007304A KR950007304A (ko) 1995-03-21
KR950010428B1 true KR950010428B1 (ko) 1995-09-16

Family

ID=19361532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016054A KR950010428B1 (ko) 1993-08-18 1993-08-18 길쌈 부호화 방법

Country Status (1)

Country Link
KR (1) KR950010428B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553540B1 (en) * 1998-12-07 2003-04-22 Telefonaktiebolaget Lm Ericsson Efficient system and method for forward error correction

Also Published As

Publication number Publication date
KR950007304A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
US4908827A (en) Forward error correction system
US6769091B2 (en) Encoding method and apparatus using squished trellis codes
US4805174A (en) Error correcting coder/decoder
US6598203B1 (en) Parallel punctured convolutional encoder
EP0927464B1 (en) Convolutional decoding with the ending state decided by crc bits selectively placed inside multiple coding bursts
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
KR20010052058A (ko) 인터리빙없이 병렬 코딩을 이용한 통신 시스템 및 방법
KR20000046050A (ko) 이동통신시스템에서 터보 인코더의 펑처링 장치 및 방법
JPH0555932A (ja) 誤り訂正符復号化装置
US7231575B2 (en) Apparatus for iterative hard-decision forward error correction decoding
US4293951A (en) Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block
US6182260B1 (en) Channel encoding apparatus using single concatenated encoder
US5657333A (en) Method and apparatus for error-control coding in a digital data communication system
JP2715398B2 (ja) 誤り訂正符復号化装置
US6134696A (en) Encoding and decoding rate-1/n convolutional codes and their punctured versions
KR950010428B1 (ko) 길쌈 부호화 방법
US6081920A (en) Method and apparatus for fast decoding of a Reed-Solomon code
KR20010034431A (ko) 천공 비블록형 코드의 비트 에러율을 낮추는 프리코딩 기술
TW202324040A (zh) 減少錯誤傳播的轉態編碼器及轉態編碼方法
US20120326898A1 (en) Coding and Decoding by Means of a Trellis Coded Modulation System
US8549376B1 (en) Vector turbo codes
KR0171383B1 (ko) 순환컨벌루션널코드의복호화방법
US20040163030A1 (en) Iterative error correcting system
US20030106013A1 (en) Architecture for multi-symbol encoding and decoding
KR100218680B1 (ko) 길쌈부호화 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee