KR950010062B1 - Agc circuit - Google Patents

Agc circuit Download PDF

Info

Publication number
KR950010062B1
KR950010062B1 KR1019920008499A KR920008499A KR950010062B1 KR 950010062 B1 KR950010062 B1 KR 950010062B1 KR 1019920008499 A KR1019920008499 A KR 1019920008499A KR 920008499 A KR920008499 A KR 920008499A KR 950010062 B1 KR950010062 B1 KR 950010062B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
resistor
collector
emitter
Prior art date
Application number
KR1019920008499A
Other languages
Korean (ko)
Other versions
KR930024474A (en
Inventor
안병권
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920008499A priority Critical patent/KR950010062B1/en
Publication of KR930024474A publication Critical patent/KR930024474A/en
Application granted granted Critical
Publication of KR950010062B1 publication Critical patent/KR950010062B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

The circuit maintains the output signal with constant level regardless of the amplitude of the input signal. The circuit comprises the first current-to-voltage converter for converting the reference voltage(VR1) into current signal; the second voltage to current converter for converting the feedback voltage into current signal; the first and the second buffer unit a for buffering the voltage output of the second voltage to current converter; the third voltage to current converter for converting the voltage signal of the second buffer into current signal.

Description

자동이득 제어회로Automatic Gain Control Circuit

제1도는 이 발명의 실시예에 따른 자동이득 제어회로의 구성도이고,1 is a configuration diagram of an automatic gain control circuit according to an embodiment of the present invention,

제2도는 이 발명의 실시예에 따른 자동이득 제어회로의 상세 회로도이고,2 is a detailed circuit diagram of an automatic gain control circuit according to an embodiment of the present invention,

제3도는 이 발명의 실시예에 따른 자동이득 제어회로의 대역필터 특성을 나타낸 파형도이고,3 is a waveform diagram showing a band filter characteristic of an automatic gain control circuit according to an exemplary embodiment of the present invention.

제4도는 이 발명의 다른 실시예에 따른 자동이득 제어회로의 구성도이고,4 is a configuration diagram of an automatic gain control circuit according to another embodiment of the present invention,

제5도는 이 발명의 다른 실시예에 따른 자동이득 제어회로의 각 부의 파형도이다.5 is a waveform diagram of each part of the automatic gain control circuit according to another embodiment of the present invention.

이 발명은 자동이득 제어회로에 관한 것으로서, 더욱 상세하게 말하자면 입력신호의 진폭 레벨과 관계없이 출력신호를 일정한 레벨로 유지시키는 자동이득 제어회로에 관한 것이다.The present invention relates to an automatic gain control circuit, and more particularly, to an automatic gain control circuit that maintains an output signal at a constant level regardless of an amplitude level of an input signal.

일반적으로, 전자기기(TV, VTR등)의 수상기에 수신된 신호는 전파경로의 상태에 따라 전파의 세기가 강해지기도 하고 약해지기도 하여 끊임없이 변동하게 되므로, 이에따라 화상의 콘트래스트가 변하게 되어 그때마다 사용자가 콘트래스트를 조정하여야만 하는 문제점이 있다.In general, the signal received by the receiver of the electronic device (TV, VTR, etc.) is constantly changing by increasing or decreasing the intensity of the radio wave according to the state of the radio wave path, so that the contrast of the image changes accordingly. There is a problem that the user must adjust the contrast.

이러한 문제점을 해결하기 위해서, 종래에는 아날로그 신호 처리 부분에 이득제어 바이어스를 제공하여, 전파가 강한 경우에는 증폭기의 증폭도를 내려주고 전파가 약하게 되면 증폭도를 올려줌으로써 이득이 제어되는 자동이득 제어회로가 이용되었다.In order to solve this problem, conventionally, the gain control bias is provided to the analog signal processing part, and when the radio wave is strong, the gain of the amplifier is reduced by increasing the amplification degree when the radio wave is weak and the gain is controlled. It became.

이와 같이 이득제어 바이어스에 의해 이득이 조정되도록 된 종래의 자동이득 제어회로는, 입력신호를 이득제어 바이어스에 의해 감쇄 또는 증폭하여 출력하는 증폭기와, 상기 증폭기에서 출력된 신호를 필터링하여 상기 증폭기의 이득을 제어할 수 있도록 바이어스를 제공하는 저역필터와, 상기 이득제어 바이어스에 의해 제어된 이득에 따라 상기 증폭기에서 출력된 신호를 버퍼링하여 출력하는 버퍼로 구성된다.As described above, a conventional automatic gain control circuit in which a gain is adjusted by a gain control bias includes an amplifier for attenuating or amplifying an input signal by a gain control bias, and filtering the signal output from the amplifier to gain the amplifier. And a low pass filter for providing a bias to control the signal, and a buffer for buffering and outputting the signal output from the amplifier according to the gain controlled by the gain control bias.

상기와 같이 구성된 종래의 자동이득 제어회로에서는, 입력신호가 증폭기를 통해 감쇄되거나 증폭되어 출력되고, 이 신호는 저역필터 역할을 하는 적분기 내지 정류기(rectiffer)를 거치면서 DC전압으로 바뀌게 된다. 이어, 상기한 DC전압을 피이드백시켜 증폭기의 이득을 제어하는 이득제어 바이어스로써 증폭기에 제공한다.In the conventional automatic gain control circuit configured as described above, the input signal is attenuated or amplified through an amplifier and output, and the signal is converted into a DC voltage through an integrator or a rectifier serving as a low pass filter. The DC voltage is then fed back to the amplifier as a gain control bias for controlling the gain of the amplifier.

이와 같은 연속적인 동작에 의해 증폭기는 이득제어 바이어스에 의해 입력신호를 감쇄, 증폭하여 항상 일정한 레벨의 안정된 신호를 버퍼를 통해 출력하게 된다.By this continuous operation, the amplifier attenuates and amplifies the input signal by the gain control bias, and always outputs a stable signal of a constant level through the buffer.

즉, 피이드백되는 신호레벨에 비례하는 DC전압을 발생시켜 증폭기에 인가함으로써 입력신호에 대해서 항상 일정레벨의 안정된 신호를 출력하므로 고른 화면을 제고할 수 있게 된다.That is, by generating a DC voltage proportional to the signal level to be fed back and applying it to the amplifier, a stable signal of a constant level is always output to the input signal, thereby improving an even screen.

그러나, 이와 같은 종래의 자동이득 제어회로는 입력신호에 포함된 잡음이 증폭기를 통해 증폭되고, 이 신호가 피이드백되어 증폭기의 이득이 조절되므로 잡음에 대해 시스템이 오동작을 하게 되는 문제점이 있다.However, such a conventional automatic gain control circuit has a problem that the system malfunctions against noise because the noise included in the input signal is amplified by the amplifier, and the signal is fed back to adjust the gain of the amplifier.

또한, 증폭기의 특성에 따라 이득제어 바이어스의 변화에 따른 이득이 비례적으로 변화하지 않게 됨으로써 직선성이 좋지 못하게 되어 시스템이 오동작을 야기시키는 문제점이 있다.In addition, the gain does not change proportionally according to the change of the gain control bias according to the characteristics of the amplifier, so that the linearity is not good, causing the system to malfunction.

이 발명의 목적은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 외부에서의 전압제어로 이득제어 바이어스를 조절하여 입력신호에 대한 출력신호를 일정한 범위의 레벨로 유지시킬 수 있는 자동이득 제어회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the conventional problems as described above. An automatic gain control circuit capable of maintaining an output signal with respect to an input signal at a predetermined range level by adjusting a gain control bias by external voltage control. To provide.

이 발명의 다른 목적은, 아날로그 신호 처리 시스템의 특성을 향상시키기 위해 입력신호의 직선성 및 잡음특성을 개선시킬 수 있는 제어회로를 제공하는데 있다.Another object of the present invention is to provide a control circuit capable of improving the linearity and noise characteristics of an input signal in order to improve the characteristics of an analog signal processing system.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 제1충전기를 부하로 하여 기준전압을 전류로 변환시키는 제1전압 전류 변환수단과, 제2충전기를 부하로 하여 피이드백된 전압을 전류로 변화시키는 제2전압 전류 변환수단과, 상기 제2 전압 전류 변환수단의 출력을 버퍼링하여 출력하는 제1버퍼수단과, 저항을 부하로 하여 상기 제2전압 전류 변환수단의 출력을 버퍼링하는 제2 버퍼수단과, 상기 제2버퍼수단을 통해 출력된 신호를 전류로 변환시키는 제3전압 전류 변환수단으로 구성되며, 필터의 역할을 수행함으로써 잡음특성의 개선과 더불어 회로의 직선성을 향상시키는 작용을 한다.As a means for achieving the above object, the constitution of the present invention includes a first voltage current converting means for converting a reference voltage into a current with a first charger as a load, and a voltage fed back with a second charger as a current. A second voltage current converting means for converting to a second voltage; a first buffer means for buffering and outputting an output of the second voltage current converting means; and a second buffering output of the second voltage current converting means with a resistance as a load. It consists of a buffer means and a third voltage current conversion means for converting the signal output through the second buffer means into a current, and acts as a filter to improve the noise characteristics and improve the linearity of the circuit do.

상기와 같이 구성된 이 발명의 자동이득 제어회로에 있어서, 상기 제3전압 전류 변환수단은 인가되는 외부 제어전압을 변화시킴으로써 제3전압 전류 변환수단에 흐르는 전류를 변화시켜 전달 콘덕턴스를 변화시켜 이득을 제어하게 된다.In the automatic gain control circuit of the present invention configured as described above, the third voltage current converting means changes the current flowing through the third voltage current converting means by changing an external control voltage applied to change the transfer conductance to obtain a gain. Control.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있을 정도로 이 발명을 설명하기 위하여, 첨부된 도면을 참조로 하여 이 발명의 가장 바람직한 실시예를 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings so that the present invention can be easily implemented by those skilled in the art.

제1도 내지 제2도는 이 발명의 실시예에 따른 자동이득 제어회로의 구성도 및 상세 회로도를 나타내며, 제3도는 제1 및 제2도의 자동이득 제어회로의 대역필터 특성을 나타낸 파형도이다.1 to 2 show the configuration and detailed circuit diagram of the automatic gain control circuit according to the embodiment of the present invention, and FIG. 3 is a waveform diagram showing the band filter characteristics of the automatic gain control circuits of FIGS.

제1도에 도시되어 있듯이 이 발명의 실시예에 따른 자동이득 제어회로는, 제1전압 전류 변환수단(1)의 비반전단자(+)에 기준전압(VR1)이 연결되고 반전단자(-)는 제2버퍼수단(5)의 출력에 연결되며, 출력단자는 제2전압 전류 변환 수단(2)의 비반전단자(+)와 더불어 입력전압(V1)에 연결된 캐패시터(C1)의 다른 한 단자에 연결된다.As shown in FIG. 1, in the automatic gain control circuit according to the embodiment of the present invention, the reference voltage VR1 is connected to the non-inverting terminal (+) of the first voltage current converting means 1, and the inverting terminal (-). Is connected to the output of the second buffer means (5), and the output terminal is connected to the other terminal of the capacitor (C1) connected to the input voltage (V1) together with the non-inverting terminal (+) of the second voltage current converting means (2). Connected.

제2전압 전류 변환수단(2)의 반전단자(-)는 저항(R1)과 제3전압 전류 변환수단(3)의 출력단자와 연결되고, 출력단자는 캐패시터(C2)와 연결되는 동시에 제1버퍼수단(4)과 제2버퍼수단(5)의 입력단자에 연결된다.The inverting terminal (-) of the second voltage current converting means 2 is connected to the output terminal of the resistor R1 and the third voltage current converting means 3, and the output terminal is connected to the capacitor C2 and at the same time the first buffer. It is connected to the input terminal of the means 4 and the second buffer means 5.

제3전압 전류 변환수단(3)의 비반전단자(+)는 기준전압(VR2)에 연결되며, 외부제어신호(Vi)에 따라서 전류(Ib)가 조정되어 전류전압 조정되는 것을 특징으로 하며, 출력단자는 저항(R1)과 연결되는 동시에 제2전압 전류 변환수단(2)의 반전단자(-)에 연결된다.The non-inverting terminal (+) of the third voltage current conversion means (3) is connected to the reference voltage VR2, characterized in that the current (Ib) is adjusted according to the external control signal (Vi) to adjust the current voltage, The output terminal is connected to the resistor R1 and to the inverting terminal (-) of the second voltage current converting means 2.

상기 제1전압 전류 변환수단(1)은, 전원전압(Vcc)에 컬렉터가 연결되어 있는 트랜지스터(T2)와, 상기한 트랜지스터(T2)의 에미터에 한쪽단자가 연결되어 있는 저항(R3)과, 상기한 트랜지스터(T2) 및 저항(R3)와 상보적으로 연결되어 있는 트랜지스터(T7) 및 저항(R5)과, 전원전압(Vcc)에 한쪽단자가 연결되어 있는 저항(R2)과, 상기한 저항(R2)의 다른 한쪽단자에 에미터가 연결되어 있는 트랜지스터(T1)와, 상기한 트랜지스터(T1)의 컬렉터에 컬렉터가 연결되어 있고 저항(R3)의 다른 한쪽단자에 베이스가 연결되어 있는 트랜지스터(T3)와, 상기한 트랜지스터(T3)와 상보적으로 연결되어 있는 트랜지스터(T4)와, 상기한 트랜지스터(T3)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T5)와, 상기한 트랜지스터(T5)와 상보적으로 연결되어 있는 트랜지스터(T8), 상기한 트랜지스터(T3,T4)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T6)와, 상기한 트랜지스터(T6)의 에미터에 연결되어 있는 저항(R4)과, 상기한 트랜지스터(T5,T8)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T9)와, 상기한 트랜지스터(T9)의 에미터에 연결되어 있는 저항(R6)으로 이루어진다.The first voltage current converting means 1 includes a transistor T2 having a collector connected to a power supply voltage Vcc, and a resistor R3 having one terminal connected to an emitter of the transistor T2. A transistor (T7) and a resistor (R5) complementarily connected to the transistor (T2) and the resistor (R3); a resistor (R2) having one terminal connected to a power supply voltage (Vcc); Transistor T1 having an emitter connected to the other terminal of the resistor R2, and a collector connected to the collector of the transistor T1 and having a base connected to the other terminal of the resistor R3. (T3), a transistor (T4) complementarily connected to the transistor (T3) described above, a transistor (T5) whose collector is connected to a base of the transistor (T3), and the transistor (T5). A transistor T8 complementarily connected to the transistor; Transistor T6 having a collector connected to emitters T3 and T4, a resistor R4 connected to the emitter of transistor T6 described above, and an emitter of transistors T5 and T8 described above. Transistor T9 having a collector connected to the emitter, and a resistor R6 connected to the emitter of the transistor T9.

상기 제2전압 전류 변환수단(2)은, 전원전압(Vcc)에 컬렉터가 연결되어 있는 트랜지스터(T16)와, 상기한 트랜지스터(T16)의 에미터에 한쪽단자가 연결되어 있는 저항(R9)과, 상기한 트랜지스터(T16) 및 저항(R3)과 상보적으로 연결되어 있는 트랜지스터(T10) 및 저항(R7)과, 전원전압(Vcc)에 한쪽단자가 연결되어 있는 저항(R8)과, 상기한 저항(R8)의 다른 한쪽단자에 에미터가 연결되어 있는 트랜지스터(T15)와, 상기한 트랜지스터(T15)의 컬렉터에 컬렉터가 연결되어 있고 저항(R9)의 다른 한쪽단자에 베이스가 연결되어 있는 트랜지스터(T12)와, 상기한 트랜지스터(T12)와 상보적으로 연결되어 있는 트랜지스터(T11)와, 상기한 트랜지스터(T12)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T17)와, 상기한 트랜지스터(T17)와 상보적으로 연결되어 있는 트랜지스터(T13)와, 상기한 트랜지스터(T11,T12)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T14)와, 상기한 트랜지스터(T14)의 에미터에 연결되어 있는 저항(R10)과, 상기한 트랜지스터(T13,T17)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T18)와, 상기한 트랜지스터(T18)의 에미터에 연결되어 있는 저항(R10)으로 이루어진다.The second voltage current converting means 2 includes a transistor T16 having a collector connected to a power supply voltage Vcc, a resistor R9 having one terminal connected to an emitter of the transistor T16, and A transistor (T10) and a resistor (R7), which are complementarily connected to the transistor (T16) and the resistor (R3), a resistor (R8) having one terminal connected to the power supply voltage (Vcc), and Transistor T15 having an emitter connected to the other terminal of the resistor R8, and a collector connected to the collector of the transistor T15 and having a base connected to the other terminal of the resistor R9. (T12), the transistor T11 which is complementary to the above-mentioned transistor T12, the transistor T17 whose collector is connected to the base of the said transistor T12, and the said transistor T17 A transistor T13 that is complementarily connected to A transistor T14 having a collector connected to the emitters of one transistor T11, T12, a resistor R10 connected to the emitter of the transistor T14, and the transistors T13, T17 A transistor T18 is connected to the emitter and a resistor R10 is connected to the emitter of the transistor T18.

상기 제3전압 전류 변환수단(3)은, 전원전압(Vcc)에 컬렉터가 연결되어 있는 트랜지스터(T19)와, 상기한 트랜지스터(T19)의 에미터에 한쪽단자가 연결되어 있는 저항과, 상기한 트랜지스터(T2) 및 저항에 상보적으로 연결되어 있는 트랜지스터(T23) 및 저항과, 전원전압(Vcc)에 한쪽단자가 컬렉터가 연결되어 있는 트랜지스터(T20)와, 상기한 트랜지스터(T20)와 상보적으로 연결되어 있는 트랜지스터(T21)와, 상기한 트랜지스터(T20)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T22)와, 상기한 트랜지스터(T22)와 상보적으로 연결되어 있는 트랜지스터(T24)와, 상기한 트랜지스터(T21,T20)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T25)와, 상기한 트랜지스터(T25)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T26)과, 상기한 트랜지스터(T22,T24)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T28)와, 상기한 트랜지스터(T28)의 베이스에 베이스가 연결되어 있는 트랜지스터(T27)로 이루어진다.The third voltage current converting means 3 includes a transistor T19 having a collector connected to a power supply voltage Vcc, a resistor having one terminal connected to an emitter of the transistor T19, and A transistor T23 and a resistor complementarily connected to the transistor T2 and a resistor, a transistor T20 having a collector connected to one terminal of the power supply voltage Vcc, and complementary to the transistor T20. A transistor T21 connected to each other; a transistor T22 having a collector connected to a base of the transistor T20; a transistor T24 complementarily connected to the transistor T22; Transistor T25 having a collector connected to the emitters of one transistor T21, T20, a transistor T26 having a collector connected to the base of the transistor T25, and the transistors T22, T24 described above. Collector on Emitter Consists of a connected transistor (T28), a transistor (T27) is the base is connected to the base of the one transistor (T28).

또한, 제1버퍼수단(4)은 트랜지스터(T31,T32)로 이루어지며, 제2버퍼수단(5)은 트랜지스터(T29,T30)로 이루어진다.Further, the first buffer means 4 consists of transistors T31 and T32, and the second buffer means 5 consists of transistors T29 and T30.

제1도에 도시된 이 발명의 실시예에 따른 자동이득 제어회로는 전압전류 변환수단으로 구성된 대역통과 필터로서 입출력 관계식(전달특성)은 아래의 식(1)으로 주어진다.The automatic gain control circuit according to the embodiment of the present invention shown in FIG. 1 is a band pass filter composed of voltage and current converting means, and the input / output relational expression (transmission characteristic) is given by the following expression (1).

식(1)에서, Gm1,Gm2,Gm은 전압 전류 변환회로의 콘덕턴스를 나타내는데, Gm1=Gm2=Gm3이라 하고, C1=C2=C라 하면 상기식(1)은 다음의 식(2)로 표시된다.In Equation (1), Gm1, Gm2 and Gm represent the conductance of the voltage-current converting circuit, where Gm1 = Gm2 = Gm3, and C 1 = C 2 = C, where Equation (1) is Is indicated by).

식(2)에서, ωo=이며, 중심 주파수가 된다.In equation (2), ω o = , The center frequency.

또한, 상기 대역통과필터의 전압이득을 결정하는 선택도(Q)의 값은 Q=1(Gm3*R1)으로 Gm3를 변화시킴으로써 대역통과필터의 전압이득을 가변시킬 수가 있다.In addition, the value of the selectivity Q for determining the voltage gain of the band pass filter can be varied by varying Gm 3 to Q = 1 (Gm 3 * R 1).

그리고, 상기 식(2)에 나타난 대역통과필터의 주파수 특성은 제3도의 (a)와 (b)에 도시되어 있다.In addition, the frequency characteristics of the bandpass filter shown in Equation (2) are shown in (a) and (b) of FIG.

그러므로, 제3전압 전류 변환회로(3)의 전달 콘덕턴스(Gm3)는 바이어스 전류(Ib)가 외부 제어전압(Vi)에 비례하여 변화하므로 저항(R1)을 부하로 하는 제3전압 전류 변환회로(3)의 전압이득을 조절함으로 전체 대역통과필터의 전압이득을 제어할 수 있다.Therefore, the transfer conductance Gm3 of the third voltage current converting circuit 3 is the third voltage current converting circuit which loads the resistor R1 because the bias current Ib changes in proportion to the external control voltage Vi. By adjusting the voltage gain in (3), the voltage gain of the entire bandpass filter can be controlled.

상기 제3전압 전류 변환회로(3)의 전압이득(AV1)은 다음 식(3)과 같이 나타난다.The voltage gain AV1 of the third voltage current conversion circuit 3 is expressed by the following equation (3).

여기에서, Gm3〈Ib〈Vi이므로, 대역통과필터 출력(V2)을 DC전압으로 변환하여 제어신호(Vi)로 피이드백시키면, 출력이 일정레벨보다 커지면 제어신호(Vi)로 피이드백되어서 제3전압 전류 변환회로(3)의 전달콘덕턴스(Gm3)를 증가시켜서 대역통과필터의 선택도(Q)를 낮추게 되어 전압이득을 감소시키게 된다.Since Gm3 < Ib < Vi, when the bandpass filter output V2 is converted into a DC voltage and fed back to the control signal Vi, when the output is greater than a predetermined level, it is fed back to the control signal Vi and the third By increasing the transfer conductance Gm3 of the voltage-current conversion circuit 3, the selectivity Q of the bandpass filter is lowered, thereby reducing the voltage gain.

따라서, 상기 작용을 이용한 자동 이득 제어가 가능하며 대역통과필터를 이용함에 따라 대역폭내의 신호만 필터링하므로 고주파 및 저주파 노이즈를 제거할 수가 있다.Therefore, the automatic gain control using the above operation is possible, and by using the band pass filter, only the signal in the bandwidth is filtered, so that high and low frequency noise can be removed.

이 발명의 자동이득 제어회로를 칼라 텔레비젼이나 브이티알(VTR)의 색신호 처리부분에 이용한 실시예를 다음에서 구체적으로 설명한다.An embodiment in which the automatic gain control circuit of the present invention is used for the color signal processing portion of a color television or VTR will be described in detail below.

제4도는 이 발명의 다른 실시예에 따른 자동이득 제어회로의 회로도로서, 제1도와 동일한 구성부분에는 동일한 부호로 나타내고, 그에 대한 설명은 생략하기로 한다.4 is a circuit diagram of an automatic gain control circuit according to another embodiment of the present invention, and the same components as in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

이 발명의 다른 실시예에 따른 자동이득 제어회로의 구성은, 자동이득 제어회로(10)에 있어서, 제1버퍼출력과 연결되어 펄스신호에 따라 스위칭 동작을 하는 스위치부(6)와, 상기 스위치부(6)를 통과한 신호를 검출하는 검출부(7)와, 상기 검출부(7)의 출력신호를 일정한 DC전압으로 변환시켜 제3전압 전류 변압회로(3)의 제어전압(Vi)으로 출력하는 저역필터부(8)를 더 포함하는 구성으로 이루어진다.In the automatic gain control circuit 10, the automatic gain control circuit 10 includes a switch unit 6 connected to a first buffer output to perform a switching operation according to a pulse signal, and the switch. A detection unit 7 for detecting a signal passing through the unit 6, and an output signal of the detection unit 7 is converted into a constant DC voltage and output as a control voltage Vi of the third voltage current transformer circuit 3; It is made of a configuration further comprising a low-pass filter (8).

즉, 도면부호(10)는 자동이득 제어회로로써 대역필터 역할을 수행하고, 도면부호(20)는 스위치부(6), 검출부(7), 저역필터부(8)로 구성되어 입력된 비디오 복합신호에서 버스트 신호(Burst)를 펄스신호 및 스위치부(6)를 이용하여 버스트 신호(3.58MHz)를 검출하는 제어전압 검출부를 나타낸다.That is, the reference numeral 10 serves as a band filter as an automatic gain control circuit, and the reference numeral 20 is composed of a switch unit 6, a detection unit 7, and a low pass filter unit 8. The control voltage detection unit detects the burst signal (3.58 MHz) by using the pulse signal and the switch unit 6 in the burst signal Burst in the signal.

상기한 구성에 의한 이 발명의 다른 실시예에 따른 자동이득 제어회로의 동작은 다음과 같이 이루어진다.Operation of the automatic gain control circuit according to another embodiment of the present invention by the above configuration is performed as follows.

색신호 및 버스트 신호를 포함한 비디오 복합신호가 이 발명의 자동이득 제어회로에 입력되면, 제1,2전압 전류 변환수단(1,2)를 통해 검출된 신호(ⓐ)에 색신호와 버스트 신호가 나타나며, 대역통과필터 출력(V2)는 제어전압 검출부(20)에 인가된다. 제어전압 검출부(20)에 인가된 신호는 펄스발생기(도시하지 않음)에서 출력한 펄스신호(ⓑ)에 의해 동작하는 스위치부(6)를 거치면서 복합 비디오 신호에 포함된 버스트 신호(ⓒ)가 나타나고 검출부(7)를 거치면서 검출되어 저역통과필터부(8)를 통과하면서 DC전압으로 변환되어서 제어압력(Vi)으로 피이드백된다. 이에따라 나타난 각부의 신호파형은 제5도의 (ⓐ,ⓑ,ⓒ,ⓓ)에 각각 도시되어 있다.When the video composite signal including the color signal and the burst signal is input to the automatic gain control circuit of the present invention, the color signal and the burst signal appear in the signal ⓐ detected through the first and second voltage current converting means (1, 2), The band pass filter output V2 is applied to the control voltage detector 20. The signal applied to the control voltage detection unit 20 passes through the switch unit 6 operated by the pulse signal ⓑ output from a pulse generator (not shown). It appears and is detected while passing through the detection unit 7 and converted to the DC voltage while passing through the low pass filter unit 8 to be fed back to the control pressure (Vi). The signal waveforms of the respective parts thus shown are shown in Fig. 5 (ⓐ, ⓑ, ⓒ, ⓓ).

만일, 상기 입력된 비디오 복합 신호가 규정된 레벨보다 커지거나 작아지게 되면 스위치부(6), 검출부(7), 저역필터부(8)로 구성된 제어전압 검출부(20)에 의하여 상기한 동작순서에 따라서 제어전압을 높이거나 낮추어서 제3전압 전류 변환회로(3)의 변환이득을 변환시켜서 대역통과필터의 전압이득을 입력의 증감의 반대로 작용하도록 하여 항상 대역통과필터의 출력(V2)레벨을 일정하게 한다.If the input video composite signal becomes larger or smaller than the prescribed level, the control voltage detection unit 20 composed of the switch unit 6, the detection unit 7, and the low pass filter unit 8 performs the above operation sequence. Therefore, by increasing or decreasing the control voltage, the conversion gain of the third voltage current conversion circuit 3 is converted so that the voltage gain of the bandpass filter acts opposite to the increase or decrease of the input so that the output V2 level of the bandpass filter is always constant. do.

이와 같이 이 발명의 실시예에 따른 자동이득 제어회로는 입력신호의 진폭레벨과 관계없이 항상 일정한 레벨의 출력신호를 얻을 수가 있으며, 대역통과필터를 사용함에 따라서 시스템의 노이즈도 제거되는 효과를 얻을 수가 있다.As described above, the automatic gain control circuit according to the embodiment of the present invention can always obtain an output signal having a constant level regardless of the amplitude level of the input signal, and the noise of the system can be obtained by using the band pass filter. have.

Claims (7)

기준전압(VR1)을 전류로 변환시키는 제1전압 전류 변환수단과, 상기 제1전압 전류 변환수단의 출력전류에 의한 전압신호와 함께 피이드백된 전압을 전류로 변환시키는 제2전압 전류 변환수단과, 상기 제2전압 전류 변환수단의 출력전류에 의한 전압신호를 버퍼링하여 출력하는 제1버퍼수단과, 상기 제2전압 전류 변환수단의 출력전류에 의한 전압신호를 버퍼링하여 출력하는 제2버퍼수단과, 상기 제2버퍼수단을 통해 출력된 신호를 전류로 변환시키는 제3전압 전류 변환수단으로 구성되어, 필터역할을 수행함을 특징으로 하는 자동이득 제어회로.First voltage current converting means for converting the reference voltage VR1 into a current, second voltage current converting means for converting a fed back voltage into a current together with a voltage signal generated by the output current of the first voltage current converting means; A first buffer means for buffering and outputting a voltage signal according to the output current of the second voltage current converting means, and a second buffer means for buffering and outputting a voltage signal according to the output current of the second voltage current converting means; And a third voltage current converting means for converting a signal output through the second buffer means into a current to perform a filter role. 제1항에 있어서, 상기 제1전압 전류 변환수단은, 전원전압(Vcc)에 컬렉터가 연결되어 있는 트랜지스터(T2)와, 상기한 트랜지스터(T2)의 에미터에 한쪽단자가 연결되어 있는 저항(R3)과, 상기한 트랜지스터(T2) 및 저항(R3)과 상보적으로 연결되어 있는 트랜지스터(T7) 및 저항(R5)과, 전원전압(Vcc)에 한쪽단자가 연결되어 있는 저항(R2)과, 상기한 저항(R2)의 다른 한쪽단자에 에미터가 연결되어 있는 트랜지스터(T1)와, 상기한 트랜지스터(T1)의 컬렉터에 컬렉터가 연결되어 있고 저항(R3)의 다른 한쪽단자에 베이스가 연결되어 있는 트랜지스터(T3)와, 상기한 트랜지스터(T3)와 상보적으로 연결되어 있는 트랜지스터(T4)와, 상기한 트랜지스터(T3)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T5)와, 상기한 트랜지스터(T5)와 상보적으로 연결되어 있는 트랜지스터(T8)와, 상기한 트랜지스터(T3,T4)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T6)와, 상기한 트랜지스터(T6)의 에미터에 연결되어 있는 저항(R4)과, 상기한 트랜지스터(T5,T8)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T9)와, 상기한 트랜지스터(T9)의 에미터에 연결되어 있는 저항(R6)으로 이루어짐을 특징으로 하는 자동이득 제어회로.2. The first voltage current converting means according to claim 1, wherein the first voltage current converting means includes a transistor T2 having a collector connected to a power supply voltage Vcc, and a resistor having one terminal connected to an emitter of the transistor T2. R3), transistor T7 and resistor R5 complementarily connected to the above-described transistor T2 and resistor R3, resistor R2 having one terminal connected to the power supply voltage Vcc, and A transistor connected to the other terminal of the resistor R2, and a collector connected to the collector of the transistor T1, and a base connected to the other terminal of the resistor R3. The transistor T3, the transistor T4 that is complementary to the transistor T3, the transistor T5 whose collector is connected to the base of the transistor T3, and the transistor described above. A transistor T8 that is complementarily connected to T5, Transistor T6 having a collector connected to the emitters of the transistors T3 and T4, a resistor R4 connected to the emitter of the transistor T6, and the transistors T5 and T8. And a transistor (T9) connected to the emitter of the transistor (T9) and a resistor (R6) connected to the emitter of the transistor (T9). 제1항에 있어서, 상기 제2전압 전류 변환수단은, 전원전압(Vcc)에 컬렉터가 연결되어 있는 트랜지스터(T16)와, 상기한 트랜지스터(T16)의 에미터에 한쪽단자가 연결되어 있는 저항(R9)과, 상기한 트랜지스터(T16) 및 저항(R3)과 상보적으로 연결되어 있는 트랜지스터(T10) 및 저항(R7)과, 전원전압(Vcc)에 한쪽단자가 연결되어 있는 저항(R8)과, 상기한 저항(R8)의 다른 한쪽단자에 에미터가 연결되어 있는 트랜지스터(T15)와, 상기한 트랜지스터(T15)의 컬렉터에 컬렉터가 연결되어 있고 저항(R9)의 다른 한쪽단자에 베이스가 연결되어 있는 트랜지스터(T12)와, 상기한 트랜지스터(T12)와 상보적으로 연결되어 있는 트랜지스터(T11)와, 상기한 트랜지스터(T12)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T17)와, 상기한 트랜지스터(T17)와 상보적으로 연결되어 있는 트랜지스터(T13)와, 상기한 트랜지스터(T11,T12)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T14)와, 상기한 트랜지스터(T14)의 에미터에 연결되어 있는 저항(R10)과, 상기한 트랜지스터(T13,T17)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T18)와, 상기한 트랜지스터(T18)의 에미터에 연결되어 있는 저항(R10)으로 이루어짐을 특징으로 하는 자동이득 제어회로.The method of claim 1, wherein the second voltage current converting means includes a transistor T16 having a collector connected to a power supply voltage Vcc, and a resistor having one terminal connected to an emitter of the transistor T16. R9, a transistor T10 and a resistor R7 which are complementary to the transistor T16 and the resistor R3, a resistor R8 having one terminal connected to the power supply voltage Vcc, and And a transistor connected to the other terminal of the resistor R8 with an emitter, and a collector connected to the collector of the transistor T15, and a base connected to the other terminal of the resistor R9. The transistor T12, the transistor T11 that is complementarily connected to the transistor T12, the transistor T17 whose collector is connected to the base of the transistor T12, and the transistor described above. Transistors complementary to (T17) T13, a transistor T14 whose collector is connected to the emitters of the transistors T11 and T12, the resistor R10 connected to the emitter of the transistor T14, and An automatic gain control circuit comprising a transistor (T18) connected to an emitter of transistors (T13, T17) and a resistor (R10) connected to an emitter of the transistor (T18). 제1항에 있어서, 상기 제3전압 전류 변환수단은, 전원전압(Vcc)에 컬렉터가 연결되어 있는 트랜지스터(T19)와, 상기한 트랜지스터(T19)의 에미터에 한쪽단자가 연결되어 있는 저항과, 상기한 트랜지스터(T2) 및 저항에 상보적으로 연결되어 있는 트랜지스터(T23) 및 저항과, 전원전압(Vcc)에 한쪽단자가 컬렉터가 연결되어 있는 트랜지스터(T20)와, 상기한 트랜지스터(T20)와 상보적으로 연결되어 있는 트랜지스터(T21)와, 상기한 트랜지스터(T20)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T22)와, 상기한 트랜지스터(T22)와 상보적으로 연결되어 있는 트랜지스터(T24)와, 상기한 트랜지스터(T21,T20)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T25)와, 상기한 트랜지스터(T25)의 베이스에 컬렉터가 연결되어 있는 트랜지스터(T26)과, 상기한 트랜지스터(T22,T24)의 에미터에 컬렉터가 연결되어 있는 트랜지스터(T28)와, 상기한 트랜지스터(T28)의 베이스에 베이스가 연결되어 있는 트랜지스터(T27)로 이루어짐을 특징으로 하는 자동이득 제어회로.The third voltage current converting means includes: a transistor T19 having a collector connected to a power supply voltage Vcc, and a resistor having one terminal connected to an emitter of the transistor T19; A transistor (T23) and a resistor complementarily connected to the transistor (T2) and the resistor; a transistor (T20) having one terminal connected to a power supply voltage (Vcc); and the transistor (T20). A transistor T21 that is complementarily connected to the transistor; a transistor T22 that has a collector connected to the base of the transistor T20; and a transistor T24 that is complementarily connected to the transistor T22. And a transistor T25 having a collector connected to the emitters of the transistors T21 and T20, a transistor T26 having a collector connected to the base of the transistor T25, and a transistor T22. T24) And a transistor (T28), which is the collector is connected to the emitter, the base of the one transistor (T28) the automatic gain control circuit, characterized by made of an transistor (T27) which is connected to the base. 제1항에 있어서, 상기 제3전압 전류 변환수단은 외부 제어전압(Vi)에 의하여 전달 콘덕턴스가 변환되며, 그 출력이 저항(R1)에 연결되어 전압이득을 조정함으로써 피이드백 이득을 조정하는 것을 특징으로 하는 자동이득 제어회로.2. The third voltage current converting means of claim 1, wherein the transfer conductance is converted by an external control voltage Vi, and the output thereof is connected to the resistor R1 to adjust the feedback gain by adjusting the voltage gain. Automatic gain control circuit, characterized in that. 제1항에 있어서, 상기 제3전압 전류 변환수단의 이득조절을 위해 제어전압(Vi)을 제공하기 위한 제어전압 검출부를 더 포함하여 구성됨을 특징으로 하는 자동이득 제어회로.The automatic gain control circuit according to claim 1, further comprising a control voltage detector for providing a control voltage (Vi) for gain control of the third voltage current converting means. 제6항에 있어서, 상기 제어전압 검출부는, 펄스신호에 따라 동작하는 스위치부와, 상기 스위치부의 동작에 따라 출력된 신호를 검출하는 검출부와, 상기 검출부의 출력신호를 일정한 DC전압으로 변환시키기 위한 저역필터부로 구성됨을 특징으로 하는 자동이득 제어회로.The method of claim 6, wherein the control voltage detector comprises: a switch unit operating according to a pulse signal, a detector unit detecting a signal output according to the operation of the switch unit, and a signal for converting an output signal of the detector unit into a constant DC voltage. Automatic gain control circuit, characterized in that consisting of a low pass filter.
KR1019920008499A 1992-05-20 1992-05-20 Agc circuit KR950010062B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920008499A KR950010062B1 (en) 1992-05-20 1992-05-20 Agc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920008499A KR950010062B1 (en) 1992-05-20 1992-05-20 Agc circuit

Publications (2)

Publication Number Publication Date
KR930024474A KR930024474A (en) 1993-12-22
KR950010062B1 true KR950010062B1 (en) 1995-09-06

Family

ID=19333304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008499A KR950010062B1 (en) 1992-05-20 1992-05-20 Agc circuit

Country Status (1)

Country Link
KR (1) KR950010062B1 (en)

Also Published As

Publication number Publication date
KR930024474A (en) 1993-12-22

Similar Documents

Publication Publication Date Title
US4962426A (en) Dynamic noise reduction circuit for image luminance signal
JP3174340B2 (en) Automatic gain control device for receiver
US5907261A (en) Method and apparatus for controlling signal amplitude level
JPH0342830B2 (en)
GB2274958A (en) Video camera microphone circuits
US5327101A (en) Distortion-free limiter for a power amplifier
SU1103812A3 (en) Variable gain amplifier
JPH0134501B2 (en)
US5014013A (en) Antilog circuit with automatic gain control
JPH02250564A (en) Clamp device and automatic gain controller
KR950010062B1 (en) Agc circuit
US5349389A (en) Video attenuator with output combined with signal from non-linear shunt branch to provide gamma correction and high frequency detail enhancement
KR840000139A (en) Noise Sensitivity Reduction Circuit for Automatic Gain Control System of Television Receiver
FI75459C (en) FREQUENCY SELECTING VIDEOSIGNALBEHANDLARE.
JPH0282804A (en) Preamplifier for optical reception
US5166983A (en) Mute circuit for audio amplifiers
JP3747247B2 (en) Gamma correction circuit
KR950010890B1 (en) Image signal auto gain control apparatus
KR910006481Y1 (en) Video signal input circuit of tv
US5434867A (en) Audio amplifier arrangement having a volume dependent tone control
JPS6329342Y2 (en)
KR910005231Y1 (en) Level control circuit
KR100338231B1 (en) Video signal processing device
JPS6145633Y2 (en)
KR0132822B1 (en) Intermediate frequency system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee