KR950009655B1

KR950009655B1 - Scanning line converting circuit of hdtv

Info

Publication number: KR950009655B1
Application number: KR1019880017818A
Authority: KR
Inventors: 양태권
Original assignee: 삼성전자주식회사; 안시환
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1995-08-25
Also published as: KR900011243A

Abstract

The apparatus comprises a first analog signal processing part for demodulating and low-band filtering an interlaced scanning line of a 1125-line of a high vision image output; a two-dimensional outline compensating unit for compensating the output of the digital scanning line converter with a value corresponding to a movement image according to a constant K generated by a movement detection, and two-dimensionally compensating it in the vertical and horizontal directions; a serial scan converting unit for converting a signal whose outline is compensated in a two-dimensional manner into a serial scanning line of a 525-line; a second analog signal processing part for converting the digital signal of the serial scan converting unit into the analog signal, and outputting the signal as a serial signal of the 525-line manner; a third analog signal processing part for converting the digital output of the two-dimensional outline compensating unit into the analog signal, reverse-matrixing the output of the digital scan converting unit, and outputting the signal as a signal of a 1050-line interlaced scanning manner; and a selection switch for selecting one of the 525-line serial manner of the second analog signal processing part and the 1050-line interlaced scanning manner of the third analog signal processing part.

Description

하이비젼 텔레비젼 수상기의 주사선 변환회로Scan Line Conversion Circuit of Hi-Vision TV Receiver

제1도는 수직 필터에 의한 주사선 1125라인/1050라인의 변환과정도.1 is a conversion process diagram of scan lines 1125 lines and 1050 lines by a vertical filter.

제2도는 본 발명의 블럭도.2 is a block diagram of the present invention.

제3도는 본 발명에 따른 제2도의 구체회로도.3 is a detailed circuit diagram of FIG. 2 in accordance with the present invention.

제4도는 본 발명에 따른 제3도의 수직필터(40)의 구성예시도.4 is a configuration example of a vertical filter 40 of FIG. 3 according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 제1아나로그신호 처리부 2 : 디지탈 주사선 변환기Reference Signs List 1: First Analog Signal Processing Unit 2: Digital Scan Line Converter

3 : 2차원윤곽보상기 4 : 순차주사변환기3: 2D contour compensator 4: sequential scan converter

5,6 : 제1,2아나로그신호처리부5,6: first and second analog signal processing unit

본 발명은 하이비젼 텔레비젼 수상기에 있어서 주사선 변환회로 관한 것으로, 특히 하이비젼용 비디오 카메라 혹은 VTR 영상출력인 주사선 1125라인 비월주사방식을 주사선 1050라인 비월주사 방식 또는 주사선 525라인의 순차 주사방식으로 주사선을 변환하는 하이비젼 텔레비젼 수상기의 주사선 변환회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scanning line converting circuit in a high-definition television receiver. In particular, a scanning line 1125 line interlaced scanning method, which is a high-definition video camera or a VTR image output, is used as a sequential scanning method of scanning line 1050 lines interlaced scanning method or scanning line 525 lines. A scanning line converting circuit of a high-definition television receiver for converting.

종래 방식에서는 하이비젼 영상신호를 525라인 비월주사 방식으로 변환하거나, 525라인 순차주사 방식으로만 변환하는 기능만 가지고 있었으며, 또한 입력영상 신호가 정지화상일 경우에는 별문제가 없지만, 동화상일 경우에는 색상의 번짐이나 주사선 방해현상에 의한 화질 열화요소를 가지고 있었다. 그리고 종래 처리회로에 있어서 수직필터를 직렬형으로 구성함으로써 하드웨어가 복잡해지는 문제점이 있었다.In the conventional method, only the function of converting a high-vision video signal into the 525-line interlaced scanning method or only the 525-line progressive scanning method was used. Also, if the input video signal is a still picture, there is no problem, but the color is a moving picture. Image quality deterioration was caused by smearing and scanning line interference. In addition, in the conventional processing circuit, there is a problem in that hardware is complicated by configuring a vertical filter in series.

따라서 본 발명의 목적은 1050라인 비월주사 혹은 525라인 순차주사방식을 용도에 따라 선택적으로 사용할 수 있도록 하는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit that can selectively use the 1050 line interlaced scanning or 525 line sequential scanning method according to the application.

본 발명의 다른 목적은 움직임 검출기를 채용하여 동화상이 입력될 경우라도 적응형 보간기에 의하여 화면의 선명도를 보장할 수 있으며 수직필터를 병렬형으로 간단화함으로 하드웨어량을 경감할 수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit that can reduce the amount of hardware by adopting a motion detector to ensure the sharpness of the screen by the adaptive interpolator and to simplify the vertical filter in parallel even if a moving image is input. have.

이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 수직필터에 의한 주사선 1125라인/1050라인의 변환과정도로서,1 is a process chart of converting a scanning line 1125 lines / 1050 lines by a vertical filter.

a는 1125주사선의 화면수직방향 샘플링이고,a is the screen vertical sampling of 1125 scan lines,

b는 14fs(fs : 샘플링 주파수)로 상기 (a)신호를 샘플링한 것이고,b is a sample of the signal (a) at 14fs (fs: sampling frequency),

c는 1/15의 저역통과 필터링에 의하여 변환된 특성도이며,c is a characteristic diagram converted by the low pass filtering of 1/15,

d는 1/15의 샘플링으로 1050라인으로 변환된 결과예이다.d is an example of the result converted into 1050 lines with a sampling of 1/15.

제2도는 본 발명에 따른 블럭도로서, 하이비젼 영상출력 1125라인 비월주사선을 복조하여 저역필터링하는 제1아나로그 신호 처리부(1)와, 상기 제1아나로그 신호 처리부(1)의 출력을 디지탈 신호로 변환하고 수직 필터링에 의해 1040라인으로 변환하는 디지탈 주사선 변환기(2)와, 상기디지탈 주사선 변환기(2)의 출력을 움직임 검출에 의해 발생되는 상수 K에 의하여 적응적으로 움직임 영상에 대응하는값으로 보간하여 상기 보간에 수직과 수평으로 2차원적 윤곽을 보상하는 2차원 윤곽 보정기(3)와, 상기 2차원 윤곽보정기(3)의 2차원적으로 윤곽이 보상된 신호를 525라인 순차주사선으로 변환하는 순차주사변환기(4)와, 상기 순차주사변환기(4)의 출력 디지탈 신호를 아나로그 신호로 변환하여 525라인 순차방식 신호로 출력하는 제2아나로그 신호처리부(5)와, 상기 2차원 윤곽 보상기(3)의 디지탈 출력을 아나로그 신호로 변환하고 역 메트릭스하여 1050라인 비월주사 방식의 신호로 출력하는 제3아나로그 신호 처리부(6)로 구성된다.2 is a block diagram according to the present invention, and digitally outputs the first analog signal processor 1 and the first analog signal processor 1 for demodulating and low-pass filtering a high-vision video output 1125 lines interlaced scan line. A digital scan line converter 2 that converts a signal into 1040 lines by vertical filtering, and a value corresponding to the motion image adaptively by a constant K generated by motion detection and output of the digital scan line converter 2. A two-dimensional contour corrector (3) for compensating two-dimensional contours vertically and horizontally to the interpolation and a two-dimensional contour-compensated signal of the two-dimensional contour corrector (3) to 525 sequential scan lines A second analog signal processor 5 for converting the sequential scan converter 4 and the output digital signal of the sequential scan converter 4 into analog signals and outputting the 525-line sequential signals; It consists of a third analogue signal processing unit 6 for converting the digital output of the two-dimensional contour compensator (3) to the analog signal and reverse metrics and outputting a signal of 1050 lines interlaced scanning.

제3도는 본 발명에 따른 제2도의 구체 회로도로서 R, G, B단이 연결된 매트릭스회로(10)와 저역통과 필터(12)로 구성된 부부의 제1아나로그 신호 처리부(1)이고, 아나로그/디지탈 변환기(23)과 수직필터(24), 적응형 보간기(25), 움직임검출기(26), 지연소자(28,29)로 구성된 부분이 디지탈 주사선변환기(2)이며, 2차원 윤곽보정기(3)와 순차주사변환기(4)는 제2도와 동일부호를 사용하였으며, 역 매트릭스회로(13)는 공유되고, 디지탈/아나로그 변환기(11,12)로 구성된부분이 제2, 3, 아나로그 신호처리부(5,6)이고, 1050라인 비월주사와 525라인 순차주사방식을 선택하는 선택전환기(14)로 구성된다.FIG. 3 is a detailed circuit diagram of FIG. 2 according to the present invention, which is a couple of first analog signal processing units 1 composed of a matrix circuit 10 connected with R, G, and B stages and a low pass filter 12. The digital scan line converter 2 is composed of a digital converter 23, a vertical filter 24, an adaptive interpolator 25, a motion detector 26, and delay elements 28 and 29, and a two-dimensional contour corrector. (3) and the sequential scan converter 4 use the same reference numerals as those in FIG. 2, the inverse matrix circuit 13 is shared, and the part consisting of the digital to analog converters 11 and 12 is the second, third, ana It is a log signal processing section (5, 6), and consists of a selection switch 14 for selecting 1050-line interlaced scanning and 525-line sequential scanning.

제4도는 본 발명에 따른 제3도의 수직필터(24)의 구체구성도로서, 제1샘플링주파수 입력단(fsl)의 입력에 따라 신호입력을 래치(L1-L14)에서 래치하는 제1래치회로(41)와, 상기 제1샘플링 주파수(fsl)의 4배가 되는 제2샘플링주파수 입력단 (14fsl)의 입력에 따라 상기 제1래치회로(41)의 각 래치(L1-L14)의 출력을 스위칭하는 디멀티플렉셔(42)와, 상기 제2샘플링 주파수 입력(14fsl)의 입력을 카운트하는 카운터(44)와, 상기 디멀티 플렉셔(42)를 통하는 출력을 1/15로 필터링하는 저역통과필터(43)와, 상기 저역필터(43)의 출력을 상기 카운터(44)의 출력에 따라 래치하는 제2래치회로(45)로 구성된다.4 is a detailed configuration diagram of the vertical filter 24 of FIG. 3 according to the present invention, and includes a first latch circuit for latching a signal input in the latches L1 to L14 according to an input of the first sampling frequency input terminal fsl. 41) and a switch for switching the outputs of the latches L1-L14 of the first latch circuit 41 according to the input of the second sampling frequency input terminal 14fsl, which is four times the first sampling frequency fsl. A low pass filter 43 for filtering the output through the multiplexer 42, the counter 44 for counting the input of the second sampling frequency input 14fsl, and the output through the demultiplexer 42 to 1/15. And a second latch circuit 45 for latching the output of the low pass filter 43 according to the output of the counter 44.

따라서 본 발명의 구체적인 일실시예를 제1-4도를 참조하여 상세히 설명하면, 우선 본 발명의 배경을 간단히 설명하면, 1125라인 비월주사선을 1050라인 비월주사선으로 변환하기 위해서는 우선 두 라인간의 최소 공배수를 구한다. 즉 1125 : 1050=15 : 14이므로 1125×15=15.750이 최소 공배수가 된다. 여기서 한 화면이 15.750라인으로 구성되어 있다고 가정한다. 이것을 샘플링할 경우 반사파의 왜가 발생하므로 1/15의 저역통과필터(43)를 구성하여 신호를 보간하고, 그 후 1/15로 샘플링하여 1050라인의 화면을 완성한다. 이러한 동작은 수직필터(24)내에서 행하여지며, 원하는 주사선 변환을 위하여 1/15의 저역통과필터(43)의 출력을 14개로 샘플링된 신호를 추출하면 된다. 이에 관한 스펙트럼이 제1도에 도시되어 있다. 즉 a의 주사선 1125라인이 d의 주사선 1050라인으로 변환되는 과정의 상태임을 알 수 있다.Therefore, a specific embodiment of the present invention will be described in detail with reference to FIGS. 1-4. First, the background of the present invention will be briefly described. Obtain That is, 1125: 1050 = 15: 14, so 1125 × 15 = 15.750 is the least common multiple. Assume that a screen consists of 15.750 lines. When sampling this, since the distortion of the reflected wave occurs, a low pass filter 43 of 1/15 is configured to interpolate the signal, and then sampled at 1/15 to complete the screen of 1050 lines. This operation is performed in the vertical filter 24, and it is only necessary to extract the 14 sampled signals of the low pass filter 43 of 1/15 for the desired scanning line conversion. The spectrum of this is shown in FIG. That is, it can be seen that the scan line 1125 of a is converted into the scan line 1050 of d.

a는 1125라인의 화면 수직방향의 샘플링이 행하여 질때의 주파수 스펙트럼을 나타낸 것이고, b는 14fs(fs : 샘플링 주파수)로서 a신호는 샘플링(새로운 샘플링점은 0으로 표시)하였을 경우의 스펙트럼이며, c는 1/15의 저역통과필터(43)를 통하므로서 b의 특성이 c와 같이 연속된스펙트럼으로 변화된 스펙트럼 구조를 나타내었으며, d는 14fsl로 샘플링된 신호를 15배주기로 샘플링한 결과를 표현한 것이다.a is the frequency spectrum when 1125 lines of screen vertical sampling is performed, b is 14fs (fs: sampling frequency), and a signal is the spectrum when the sampling (new sampling point is indicated as 0), c Shows a spectral structure in which the characteristic of b is changed into a continuous spectrum such as c through the low pass filter 43 of 1/15, and d represents the result of sampling the signal sampled at 14 fsl at 15 times the period.

제3도에서 매트릭스회로(10)은 1125라인 비월주사의 하이비젼 영상입력 R, G, B를 Y, R-Y, B-Y의 색차신호로 변환하고 저역통과 필터(12)에 의하여 대역폭을 제한한뒤 아나로그/디지탈 변환기(23)에 의하여 디지탈 신호로 변환하고 수직필터(24)로 전달된다.In FIG. 3, the matrix circuit 10 converts the high-vision video inputs R, G, and B of the interlaced scan of 1125 lines into color difference signals of Y, RY, and BY, and limits the bandwidth by the low pass filter 12. The log / digital converter 23 converts it into a digital signal and passes it to the vertical filter 24.

상기 수직필터(24)는 전술한 바와같이 a의 스펙트럼을 d의 스펙트럼으로 변환하기 위한 회로로서, 제4도와 같이 구성되어 있다.The vertical filter 24 is a circuit for converting the spectrum of a to the spectrum of d as described above, and is configured as shown in FIG.

제4도에서는 제1샘플링단(fsl)(샘플링 주파수)으로 입력되는 a의 스펙트럼은 한 샘플링 지연소자 제1래치회로(41)에서 지연되고 제2샘플링단(14fsl)에 의해 동작되는 디멀티플렉서(42)에 의하여 b의 출력을 얻고, 이어서 1/15 저역통과필터(43)을 통과함으로서 c와 같이 연속된 스펙트럼을 얻을 수 있으며, 카운터(44)는 상기 제2샘플링단(14fsl)의 클럭을 15개 계산한 후 1펄스가 출력되는 15카운터이며, 제2래치회로(45)는 카운터(44)의 출력을 받아 래치해줌으로 결과적으로 d와 같이 주사선이 변환된 주파수 스펙트럼을 산출할 수 있게 된다.In FIG. 4, the spectrum of a input to the first sampling stage fsl (sampling frequency) is delayed in one sampling delay element first latch circuit 41 and is demultiplexer 42 operated by the second sampling stage 14fsl. By obtaining the output of b, and then passing the 1/15 low pass filter 43, a continuous spectrum can be obtained as c, and the counter 44 clocks the clock of the second sampling stage 14fsl. 15 pulses are outputted after one pulse is calculated, and the second latch circuit 45 receives the output of the counter 44 and latches the result. Thus, the frequency spectrum obtained by converting the scan line as shown in d can be calculated.

제3도의 움직임 검출기(26)는 휘도신호의 움직임을 검출하여 상수 K를 발생하므로서 적응형 보간기(25)에서는 움직임에 따라 적응적으로 수직방향과 시간축 방향으로 선택되도록 한다. 상기 적응형 보간기(25)의 출력은 수평과 수직축이 에지(Edge) 부분을 강조함으로써 선명한 화상을 보정하기 위한 회로이며, 여기서 출력되는 1050라인 비월주사 라인을 디지탈/아나로그 변환기(6)에 의하여 아나로그 신호로 변환되고 선택전환기(14)에 의하여 역 매트릭스회로(13)에 인가되어 아나로그 신호의 1050라인 비월주사선 출력 R', G', B'를 구할 수 있다.The motion detector 26 of FIG. 3 detects the movement of the luminance signal and generates a constant K, so that the adaptive interpolator 25 is adaptively selected in the vertical direction and the time axis direction according to the movement. The output of the adaptive interpolator 25 is a circuit for correcting a clear image by emphasizing the edge portion of the horizontal and vertical axes, and outputs the 1050-line interlaced scanning line to the digital / analog converter 6. The analog signal is converted into an analog signal and applied to the inverse matrix circuit 13 by the selection converter 14 to obtain the 1050-line interlaced line outputs R ', G', and B 'of the analog signal.

한편, 525라인 순차주사 변환을 하기 위하여서는 순차 주사변환기(4)에 의하여 순차주사 변환되고, 디지탈/아나로그 변환기(11)에 의하여 아나로그로 변환되어 선택전환기(14)에 의하여 선택되어 역 매트릭스회로(13)로 전달되고, 역 매트릭스회로(13)은 Y', R'-Y', B'-Y'신호를 R', G', B'신호로 변환하여 원하는 525라인 순차주사 방식으로 변환한다.On the other hand, in order to perform a 525-line sequential scan conversion, a sequential scan conversion is performed by the sequential scan converter 4, an analog is converted by the digital / analog converter 11, and is selected by the selection converter 14 to perform an inverse matrix The inverse matrix circuit 13 converts the Y ', R'-Y', and B'-Y 'signals into R', G ', and B' signals in the desired 525-line sequential scanning method. Convert.

상술한 바와 같이 본 발명은 1050라인 비월주사 혹은 525라인 순차주사방식을 용도에 따라 선택적으로 사용할 수 있고, 또한 움직임 검출기를 채용함으로써 동화상이 입력될 경우라도 적응형 보간기에 의하여 화면의 선명도를 보장할 수 있으며, 수직필터를 병렬형으로 간단화함으로써 하드웨어량을 경감할 수 있는 이점이 있다.As described above, the present invention can selectively use 1050-line interlaced scanning or 525-line sequential scanning according to the use, and adopts a motion detector to ensure the sharpness of the screen by the adaptive interpolator even when a moving image is input. In addition, there is an advantage that the amount of hardware can be reduced by simplifying the vertical filter in parallel.

Claims

텔레비젼 수상기의 주사선 변환회로에 있어서, 하이비젼 영상출력 1125라인 비월주사선을 복조하여 저역필터링하는 제1아나로그 신호 처리부(1)와, 상기 제1아나로그 신호 처리부(1)의 출력을 디지탈 신호로 변환하고 수직 필터링에 의해 1040라인으로 변환하는 디지탈 주사선 변환기(2)와, 상기 디지탈 주사선 변환기(2)의 출력을 움직임 검출에 의해 발생되는 상수 K에 의하여 적응적으로 움직임 영상에 대응하는 값으로 보간하며 상기 보간에 의해 수직과 수평으로 2차원적 윤곽 보상하는 2차원 윤곽 보정기(3)와, 상기 2차원윤곽보정기(3)의 2차원적으로 윤곽이 보상된 신호를 525라인 순차주사선으로 변환하는 순차주사변환기(4)와, 상기 순차 주사변환기(4)의 출력 디지탈 신호를 아나로그 신호로 변환하여 525라인 순차방식 신호로 출력하는 제2아나로그 신호처리부(5)와, 상기 2차원 윤곽 보상기(3)의 디지탈 출력을 아나로그 신호로 변환하고 상기 디지탈 주사선변환기(2)의 출력을 역 매트릭스하여 1050라인 비월주사 방식의 신호로 출력하는 제3아나로그신호 처리부(6)와, 상기 제2아나로그신호처리부(5)의 525라인 순차방식과 제3아나로그 신호처리부(6)의 1050라인 비월주사방식을 선택하는 선택전환기(14)로 구성됨을 특징으로 하는 하이비젼 텔레비젼 수상기의 주사선 변환회로.In a scan line conversion circuit of a television receiver, a first analog signal processor 1 for demodulating and low-pass filtering a high-vision video output 1125 lines interlaced scan lines, and the output of the first analog signal processor 1 as digital signals. A digital scan line converter 2 for converting to 1040 lines by vertical filtering, and the output of the digital scan line converter 2 is interpolated to a value corresponding to a motion image adaptively by a constant K generated by motion detection. And a two-dimensional contour corrector 3 that compensates two-dimensional contours vertically and horizontally by the interpolation, and converts a two-dimensional contour-compensated signal of the two-dimensional contour corrector 3 into 525 sequential scan lines. A second analog signal for converting the output digital signal of the sequential scan converter 4 and the sequential scan converter 4 into an analog signal and outputting the 525-line sequential signal. A third ana converting the digital output of the processing unit 5 and the two-dimensional contour compensator 3 into an analog signal and inversely matrixing the output of the digital scan line converter 2 as a signal of 1050-line interlaced scanning method It consists of a log signal processor 6 and a selection switch 14 for selecting the 525-line sequential method of the second analog signal processor 5 and the 1050-line interlaced scan method of the third analog signal processor 6. A scanning line conversion circuit of a high-definition television receiver.

제1항에 있어서, 디지탈 주사선변환기(2)가 상기 제1아나로그신호처리부(1)에서 각각 저역필터링한 출력을 병렬로 연결된 저역 통과필터(23)에서 필터링하고, 상기 저역통과필터(23)와 병렬로 수직필터(24)를 접속하며, 상기 수직필터(24)와 병렬로 적응형보간기(25) 및 지연소자(28,29)을 연결하고 상기 저역통과필터(23)의 소정출력으로 부터 움직임을 검찰하는 움직임 검출기(26)로 구성됨을 특징으로 하는 회로.The low-pass filter (23) of claim 1, wherein the digital scan line converter (2) filters the low-pass filtered outputs of the first analog signal processor (1) in a low pass filter (23) connected in parallel. And a vertical filter 24 in parallel with each other, and connect the adaptive interpolator 25 and the delay elements 28 and 29 in parallel with the vertical filter 24 to a predetermined output of the low pass filter 23. And a motion detector (26) for inspecting motion from the circuit.

제2항에 있어서, 수직필터(24)가 제1샘플링주파수 입력단(fsl)의 입력에 따라 신호입력을 래치(L1-L14)에서 래치하는 제1래치회로(41)와, 상기 제1샘플링 주파수(fsl)의 4배가 되는 제2샘플링주파수 입력단(14fsl)의 입력에 따라 상기 제1래치회로(41)의 각 래치(L1-L14)의 출력을 스위칭하는 디멀티플렉셔(42)와, 상기 제2샘플링 주파수 입력(14fsl)의 입력을 카운트하는 카운터(44)와, 상기 디멀티 플렉서(42)를 통하는 출력을 1/15로 필터링하는 저역통과필터(43)와, 상기 저역필터(43)의 출력을 상기 카운터(44)의 출력에 따라 래치하는 제2래치회로(45)로 구성됨을 특징으로 하는 회로.3. The first latch circuit (41) according to claim 2, wherein the vertical filter (24) latches a signal input in the latches (L1-L14) in accordance with the input of the first sampling frequency input terminal (fsl), and the first sampling frequency. a demultiplexer 42 for switching the outputs of the latches L1 to L14 of the first latch circuit 41 according to the input of the second sampling frequency input terminal 14fsl, which is four times (fsl); A counter 44 for counting the input of the two-sampling frequency input 14fsl, a low pass filter 43 for filtering the output through the demultiplexer 42 to 1/15, and the low pass filter 43 And a second latch circuit (45) for latching an output of the latch according to the output of the counter (44).

제1항에 있어서, 제2아나로드신호처리부(5)가 상기 순차주사변환기(4)의 출력을 아나로그 신호로 각각 변환하는 디지탈/아나로그 변환기(11)와, 상기 선택전환기(14)의 출력에 따라 상기 순차수식방식과 비월주사 방식의 입력신호를 역매트릭스하도록 공유하는 역 매트릭스회로(13)로 구성됨을 특징으로 하는 회로.The digital / analog converter 11 according to claim 1, wherein the second analog signal processing section 5 converts the output of the sequential scan converter 4 into an analog signal. And an inverse matrix circuit (13) which shares the sequential and interlaced input signals in an inverse matrix according to the output.