KR950007147A - Manufacturing Method of Thin Film Transistor - Google Patents

Abstract

본 발명은 게이트 절연층과 반도체층은 상압 증착법으로 형성하여 소자의 성능 및 생산성을 향상시킬 수 있는 LCD용 박막 트랜지스터의 제조방법으로서, 절연기판상에 게이트전극을 형성하는 공정과, 절연기판 전면에 걸쳐 게이트 절연층, 반도체층, 채널보호층을 순차로 상압 CVD법으로 증착 형성하는 공정과, 채널보호층을 게이트 전극의 패턴폭보다 좁게 패터닝하는 공정과, 채널보호층을 마스크로하여 불순물을 반도체층으로 주입하여 불순물 주입 반도체층을 형성하는 공정과, 그위에 소오스/드레인 전극을 형성하는 공정을 포함한다.The present invention is a method of manufacturing a thin film transistor for LCD which can improve the performance and productivity of the device by forming the gate insulating layer and the semiconductor layer by the atmospheric pressure deposition method, the process of forming a gate electrode on the insulating substrate, the entire surface of the insulating substrate Sequentially depositing the gate insulating layer, the semiconductor layer, and the channel protective layer by atmospheric pressure CVD, patterning the channel protective layer to be narrower than the pattern width of the gate electrode, and using the channel protective layer as a mask to form impurities. And implanting into the layer to form an impurity implantation semiconductor layer, and forming a source / drain electrode thereon.

Description

박막 트랜지스터의 제조방법Manufacturing Method of Thin Film Transistor

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제4도는 제3도의 박막 트랜지스터의 제조공정도,4 is a manufacturing process diagram of the thin film transistor of FIG.

제5도 (A)와 (B)는 본 발명의 박막 트랜지스터의 단면도,5 (A) and (B) are cross-sectional views of the thin film transistor of the present invention,

제6도 본 발명의 제1실시예에 따른 제5도 (A)의 박막 트랜지스터의 제조공정도,6 is a manufacturing process diagram of the thin film transistor of FIG. 5A according to the first embodiment of the present invention;

제7도 본 발명의 제2실시예에 따른 제5도 (B)의 박막 트랜지스터의 단면도.7 is a cross-sectional view of the thin film transistor of FIG. 5B according to the second embodiment of the present invention.

Claims (11)

절연기판(51)상에 게이트전극(52)을 형성하는 공정과, 게이트전극(52)을 감싸도록 상기 절연기판(51)상에 게이트 절연층(53)을 형성하는 공정과, 상기 게이트전극(52)의 패턴폭보다 넓으며 상기 게이트 절연층(53)을 감싸도록 절연기판(51)상에 상압 CVD법으로 반도체층(54)을 형성하는 공정과, 그위에 소오스전극(55)과 드레인전극(56)을 형성하는 공정과, 반도체층(54)의 결함을 줄이기 위한 수소화처리 공정을 포함하는 박막 트랜지스터의 제조방법.Forming a gate electrode 52 on the insulating substrate 51, forming a gate insulating layer 53 on the insulating substrate 51 so as to surround the gate electrode 52, and forming the gate electrode ( Forming a semiconductor layer 54 on the insulating substrate 51 by the atmospheric pressure CVD method so as to surround the gate insulating layer 53 and having a width greater than the pattern width of the substrate 52, and the source electrode 55 and the drain electrode thereon. A process for forming a thin film transistor (56) and a hydrogenation process for reducing defects in the semiconductor layer (54). 제1항에 있어서, 게이트전극(52)으로 Cr 또는 Mo등과 같은 양극산화가 불가능한 금속을 사용하고, 게이트 절연층(53)으로 SiOx 나 TaOx중 하나를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 1, wherein a metal which cannot be anodized, such as Cr or Mo, is used as the gate electrode 52, and either SiOx or TaOx is used as the gate insulating layer 53. . 제1항에 있어서, 게이트전극(52)으로 Ta나 Al등과 같이 양극 산화가 가능한 금속을 사용하고, 게이트 절연층(53)으로 게이트전극의 일부가 양극산화된 Al₂O₃나 Ta₂O₅중 하나를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The Al ₂ O ₃ or Ta ₂ O ₅ of claim 1, wherein a metal capable of anodizing, such as Ta or Al, is used as the gate electrode 52, and a portion of the gate electrode is anodized as the gate insulating layer 53. Method of manufacturing a thin film transistor, characterized in that using one of. 제1항에 있어서, 반도체층(54)은 400-760torr의 상압하에서 절연기판(151)의 온도가 380-430℃인 조건에서 증착되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 1, wherein the semiconductor layer (54) is deposited under the condition that the temperature of the insulating substrate (151) is 380-430 ° C under normal pressure of 400-760torr. 제4항에 있어서, 반도체층(54)을 형성하기 위하여 Si₂H₆, Si₃H₈, Si₄H₀등과 같은 사일렌계 가스가 사용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 4, wherein a silylene gas such as Si ₂ H ₆ , Si ₃ H ₈ , Si ₄ H _0, or the like is used to form the semiconductor layer (54). 절연기판(71)상에 게이트전극(72)을 형성하는 공정과, 절연기판(71)의 전면에 걸쳐 상압 CVD법으로 게이트 절연층(73), 반도체층(74) 및 채널보호층(75)을 연속적으로 증착하는 공정과, 채널보호층(75)을 게이트전극(72)의 패턴폭보다 좁게 패터닝하는 공정과; 저저항 접촉을 위한 불순물 주입 반도체층(76)을 형성하는 공정과; 그위에 소오스전극(77)과 드레인전극(78)을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.Forming the gate electrode 72 on the insulating substrate 71, and the gate insulating layer 73, the semiconductor layer 74, and the channel protective layer 75 by atmospheric pressure CVD over the entire surface of the insulating substrate 71; Depositing the channel continuously and patterning the channel protective layer 75 to be narrower than the pattern width of the gate electrode 72; Forming an impurity implanted semiconductor layer 76 for low resistance contact; And forming a source electrode (77) and a drain electrode (78) thereon. 제6항에 있어서, 게이트 절연막(73)으로 기판온도 350-450℃, 300-760torr의 상압하에서 10 : 1의 O₂가스와 H₂가스를 사용하여 증착된 SiOx막이나 기판온도 500℃, 300-760Torr의 상압하에서 Si₂H₆+N₂H₄가스를 사용하여 증착된 SINx막중 하나를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The SiOx film or substrate temperature of 500 ° C. or 300 according to claim 6, wherein the gate insulating film 73 is deposited using an O ₂ gas of 10: 1 and H ₂ gas at a substrate temperature of 350-450 ° C. and 300-760 torr. A method of fabricating a thin film transistor, comprising using one of the SINx films deposited using Si ₂ H ₆ + N ₂ H ₄ gas under atmospheric pressure of −760 Torr. 제6항에 있어서, 반도체층(74)은 지정질실리콘막으로서, 기판 온도 380-430℃, 300-760Torr의 상압하에서 H₂나 He가스가 혼합된 SiH₄, Si₂H₆, 또는 Si₃H₈를 사용하여 증착하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The semiconductor layer 74 is a crystalline silicon film, and SiH ₄ , Si ₂ H ₆ , or Si _{3 in which} H ₂ or He gas is mixed under an atmospheric pressure of a substrate temperature of 380-430 ° C. and 300-760 Torr. A method of manufacturing a thin film transistor, characterized in that the deposition using H ₈ . 제6항에 있어서, 채널보호층(75)은 SiOx막이나 SiNx막중 하나를 사용하며, 300℃이하의 저온에서 증착되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 6, wherein the channel protective layer (75) uses one of an SiOx film and a SiNx film, and is deposited at a low temperature of 300 deg. 제6항에 있어서, 불순물 주입 반도체층(76)은 채널보호층(75)을 마스크로 PH₃가스를 이용하여 반도체층(74)에 불순물을 주입함으로써 반도체층(74)과 인접하여 게이트 절연막(73)상에 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.7. The impurity implantation semiconductor layer 76 is a gate insulating film adjacent to the semiconductor layer 74 by implanting impurities into the semiconductor layer 74 using PH ₃ gas as the mask for the channel protection layer 75. 73) a method of manufacturing a thin film transistor, characterized in that formed on. 제6항에 있어서, 소오스전극(77)과 드레인전극(78)의 단일의 금속층, 또는 Al/Cr Ta/Cr등과 같은 이중 금속층을 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 6, wherein a single metal layer of the source electrode (77) and the drain electrode (78), or a double metal layer such as Al / Cr Ta / Cr or the like is used. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.