KR950005657B1 - Descrambling apparatus - Google Patents
Descrambling apparatus Download PDFInfo
- Publication number
- KR950005657B1 KR950005657B1 KR1019920014841A KR920014841A KR950005657B1 KR 950005657 B1 KR950005657 B1 KR 950005657B1 KR 1019920014841 A KR1019920014841 A KR 1019920014841A KR 920014841 A KR920014841 A KR 920014841A KR 950005657 B1 KR950005657 B1 KR 950005657B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- luminance
- storage means
- color
- cut point
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 3
- 101150071746 Pbsn gene Proteins 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
Description
제1도는 매 라인당 MAC 신호 성분들의 TDM 양식을 도시한 도면.1 shows a TDM form of MAC signal components per line.
제2a도는 스크램블링없이 전송되는 휘도 및 색신호 성분의 파형을 도시한 도면.2A shows waveforms of luminance and color signal components transmitted without scrambling.
제2b도는 제한적 수신이 되도록 휘도 및 색신호 성분을 스크램블링한 파형을 도시한 도면.FIG. 2B shows waveforms scrambled luminance and color signal components for limited reception. FIG.
제3도는 본 발명에 따른 이중 커트 디스크램블링 장치의 블럭도.3 is a block diagram of a double cut descrambling apparatus according to the present invention.
제4도는 제3도에 도시된 이중 커트 디스크램블링 장치내의 디스크램블러의 상세도.4 is a detailed view of a descrambler in the double cut descrambling device shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 16 : 스위칭부 12, 14 : 디스크램블러10, 16: switching unit 12, 14: descrambler
18 : 제어 워드 디코더 20 : 클럭부18: control word decoder 20: clock portion
22 : FIFO 램 34, 36, 48, 50 : 3상 게이트22: FIFO RAM 34, 36, 48, 50: 3-phase gate
38, 40, 42, 44, 46 : AND 게이트 52, 54 : NOT 게이트38, 40, 42, 44, 46: AND gate 52, 54: NOT gate
56 : FIFO 램 제어기 58, 64 : 카운터56: FIFO RAM controller 58, 64: counter
60, 66 : 비교기 62, 68 : 커트 포인트 디코더60, 66: comparator 62, 68: cut point decoder
본 발명은 스크램블된 MAC 신호중 영상 신호 부분을 디스크램블링할 수 있는 디스크램블링 장치에 관한 것으로서, 특히 선입선출(First-in first-out; 이하 FIFO 라함) 램(RAM)을 이용하여 각각의 휘도신호 성분 및 색신호 성분의 커트 포인트에서 디스크램블된 신호를 디스크램블링하는 이중 커트 디스크램블 장치에 관한 것이다.The present invention relates to a descrambling apparatus capable of descrambling a video signal portion of a scrambled MAC signal, and in particular, each luminance signal component using a first-in first-out (FIFO) RAM. And a double cut descrambler for descrambling a descrambled signal at a cut point of a color signal component.
스크램블링(Scrambling)은 신호의 고유한 배열이나 특징을 약속된 규칙으로 뒤섞는 것으로서, 이 규칙에 맞추어 설계된 수신기판 원래의 신호를 재생할 수 있도록 하는 비닐 유지의 한 방법이다. MAC 신호의 경우, 예약을 했거나 돈을 낸 사용자만 TV를 볼 수 있도록 수신을 제한하기 위하여 MAC 신호를 스크램블링하며, 송신측에서 화면을 스크램블링하여 전송하면 수신측에서는 특수한 장치를 부착하여 MAC 신호를 디스크램블링해야 원래의 신호로 재생할 수 있다.Scrambling is a method of vinyl retention that allows the reproduction of the original signal of a receiver plate designed to this rule by mixing the unique arrangement or characteristics of the signal into a promised rule. In the case of the MAC signal, the MAC signal is scrambled to restrict reception so that only the user who has made a reservation or pays the money can watch the TV.When the screen is scrambled and transmitted by the transmitter, the receiver attaches a special device to descramble the MAC signal. You can play back the original signal.
영상 신호의 스크램블링은 휘도 신호 성분과 색신호 성분을 256 PRBS(pseudo-random sequence) 발생기가 지정하는 위치, 즉, 커트 포인트에서 성분들의 위치를 바꾸는 것이며, 이러한 커트 포인트는 영상을 완전히 재생하지 못하도록 각각의 라인마다 그 위치가 변하도록 되어 있다.The scrambling of the video signal changes the luminance signal component and the color signal component at a location specified by the 256 pseudo-random sequence (PRBS) generator, that is, the positions of the components at the cut point. Its position changes every line.
스크램블된 신호를 원려 신호로 재생하기 위하여, MAC 신호에는 디코더에서 신호를 역부호화할 수 있도록 커트 포인트에 관련된 특정한 정보가 포함되며, 사용자는 이 특정한 정보를 얻을 수 있는 장치를 구입하도록 하고 있다. 여기서 만들어지는 제어워드(Control Word; 이하 CW라함)는 60비트이며, 본 발명에서 필요한 영상 부분의 CW는 PRBS 발생기 2에서 매 라인마다 발생되는 16비트이고, 이 16비트의 데이터중 상위 8비트는 휘도 신호 성분의 디스크램블링에 사용되고, 하위 8비트는 색차신호 성분의 디스크램블링에 사용되어진다.In order to reproduce the scrambled signal as a raw signal, the MAC signal includes specific information related to the cut point so that the decoder can decode the signal, and the user is required to purchase a device that can obtain this specific information. The control word made here is 60 bits, and the CW of the image portion required in the present invention is 16 bits generated every line in the PRBS generator 2, and the upper 8 bits of the 16 bits of data are Used for descrambling the luminance signal component, and the lower 8 bits are used for descrambling the chrominance signal component.
본 발명의 목적은 전술한 CW 디코더로부터의 16비트 데이터를 입력받아서 스크램블된 MAC 기저 대역 신호를 수신가능한 신호 포맷으로 디스크램블링할 수 있는 디스크램블링 장치를 제공하는 데 있다.An object of the present invention is to provide a descrambling apparatus capable of receiving 16-bit data from the CW decoder described above and descrambled scrambled MAC baseband signals into a receivable signal format.
본 발명에 따른 영상신호 디스크램블링 장치는, 수신이 제한되도록 매 라인마다 스크램블된 휘도 및 색신호를 일 라인 시간만 지연되면서 수신가능한 신호 형태로 재배열하기 위한 장치로서, 상기 휘도 및 색신호에서의 스크램블된 위치를 제공하는 제어워드 역부호화 수단과, 상기 장치에 클럭 신호를 제공하는 클럭 발생기와, 제1라인신호를 기억수단에 저장시키고, 휘도 및 색신호를 각각 스크램블된 위치까지 귀환시켜 스크램블된 휘도 및 색성분을 재배열하는 제1디스크램블러 수단과, 제2라인 신호를 기억수단에 저장시키고, 휘도 및 색신호를 각각 스크램블된 위치까지 귀환시켜 스크램블된 휘도 및 색성분을 재배열하는 제2디스크램블러 수단과, 상기 제1라인 및 상기 제2라인 신호를 교번적으로 상기 제1디스크램블러 수단 및 상기 제2디스크램블러 수단에 공급하는 스위칭 수단을 포함한다.The video signal descrambling apparatus according to the present invention is a device for rearranging the scrambled luminance and color signals into a form of a signal that can be received while delaying only one line time so that reception is limited. A control word decoding means for providing a position, a clock generator for providing a clock signal to the apparatus, a first line signal stored in a storage means, and the luminance and color signals returned to the scrambled position, respectively, to scrambled luminance and color components First descrambler means for rearranging the second and second descrambler means for storing the second line signal in the storage means, and returning the luminance and color signals to the scrambled positions to rearrange the scrambled luminance and color components; The first descrambler means and the second descrambler alternating first and second line signals Multiple includes switching means for supplying the means.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.
제1도는 매 라인당 MAC 신호 성분간의 시분할 다중(Time Division Multiplexing; 이하 TDM이라함) 양식을 도식한다. MAC 방식에 있어서는 영상의 휘도성분과 색성분은 시간 축상에서 완전히 분리하여 서로 다른 시간에 전송함으로써, PAL 전송에서 흔히볼 수 있었던 크로스 칼라 패턴 형상이 상당히 감소된다. 즉, 휘도 및 색신호는 같은 시간에 전송되는 것이 아니라 TDM에 의해 차례로 전송된다. 도시된 바와같이 MAC 신호의 일 라인은 1㎲ 동안의 데이터 신호 부분과, 색차 및 휘도 신호 성분으로 구성되어 있다.Figure 1 illustrates the Time Division Multiplexing (TDM) form between MAC signal components per line. In the MAC method, the luminance and color components of an image are completely separated on the time axis and transmitted at different times, thereby significantly reducing the cross color pattern shape commonly seen in PAL transmission. That is, the luminance and color signals are not transmitted at the same time but are sequentially transmitted by the TDM. As shown, one line of the MAC signal is composed of a data signal portion for 1 ms, and a chrominance and luminance signal component.
제2도는 MAC 신호의 일라인에서 휘도 및 색신호 성분을 스크램블링 없이 전송할 경우(제2도의 (a))와, 제한적 수신을 하기 위해 각 라인마다 이중 커트 스크램블링한 파형을 도시한다.FIG. 2 shows the case where the luminance and color signal components are transmitted without scrambling in one line of the MAC signal ((a) of FIG. 2), and the waveforms double-scrambled for each line for limited reception.
전술한 바와같이 영상 신호를 스크램블링하는 방법은 시간상으로 분리되어 있는 휘도성분과 색신호 성분에서, 휘도성분상의 임의의 일지점을 커트 포인트(P1)로 잡고, 이 커트 포인트(P1)에서 휘도성분을 두개의 부분(L1), (L2)으로 분리한 다음, 분리된 두부분의 성분들의 위치를 전환배치시킨다. 이때, 전환배치되는 경계부분에서의 급격한 변화를 막기 위해 3개의 샘플을 사용하여 전이부분을 만든다. 또한 색신호 성분상의 임의의 일지점을 커트 포인트(P2)로 잡고, 커트 포인트에서 색신호 성분을 두개의 부분(C1), (C2)으로 분리한 다음, 분리된 두부분의 위치를 전환 배치시킨다. 여기에서 커트 포인트 PRBS가 지정하는 위치로서 각각의 라인마다 그 위치가 변하도록 되어 있다. 제2도에 도시된 바와같이, 색신호와 휘도신호는 시간축상에서 분리되어 있고, 이 분리된 색신호 및 휘도신호는 각각의 커트 포인트를 중심으로 각각의 성분이 전환 배치된다. 즉, 스크램블링하기 전의 신호배열(C1-C2-L1-L2)은 스프램블링이 된후 다음의 신호배열(C2-C1-L2-L1)로 바뀌어진다.As described above, in the method of scrambling a video signal, in a luminance component and a color signal component separated in time, one point on the luminance component is taken as the cut point P1, and two luminance components are cut at this cut point P1. After separating into parts (L1) and (L2), the positions of the separated two parts are shifted. At this time, the transition part is made using three samples in order to prevent a sudden change in the boundary part of the conversion arrangement. Further, any point on the color signal component is taken as the cut point P2, and the color signal component is separated into two parts C1 and C2 at the cut point, and then the positions of the separated two parts are switched. Here, the position specified by the cut point PRBS is such that the position changes for each line. As shown in FIG. 2, the color signal and the luminance signal are separated on the time axis, and the separated color signal and the luminance signal are arranged so that respective components are switched around each cut point. That is, the signal arrays C1-C2-L1-L2 before scrambling are changed to the next signal arrays C2-C1-L2-L1 after being scrambling.
제3도는 제2도의 (b)에 도시된 바와같은 스크램블링된 파형을 원래의 신호로 재배열하기 위한 본 발명에 따른 이중 커트 디스크램블링 장치를 도시한다. 이 장치는 커트 포인트에 대한 특정한 정보를 제공하는 CW 디코더(18)와, CW 디코더(18)로부터 커트 포인트에 대한 정보를 입력받고, 다른 경로로 입력되는 MAC 신호를 매 라인마다 저장하고, 스프램블된 MAC 신호를 커트 포인트까지 귀환시켜 원래의 신호로 재배열하는 제1 및 제2디스크램블러(12), (14)와, 라인 동기 신호에 따라서, 스크램블된 하나의 주사라인을 교번적으로 제1디스크램블러(12)와 제2디스크램블러(11)에 제공하고, 한편으로는 디스크램블된 MAC 신호를 다음단으로 보내는 스위칭부(10), (16)와 클럭신호를 제공하는 클럭부(20)로 구성된다.3 shows a double cut descrambling apparatus according to the invention for rearranging the scrambled waveform as shown in FIG. 2 (b) to the original signal. The device receives the CW decoder 18 which provides specific information about the cut point, the information about the cut point from the CW decoder 18, stores the MAC signal inputted in a different path every line, and scrambles it. The first and second descramblers 12 and 14 for returning the MAC signal to the cut point and rearranged to the original signal, and alternately scrambled one scrambled scan line according to the line synchronization signal. A clock unit 20 which is provided to the descrambler 12 and the second descrambler 11 and which, on the one hand, sends the descrambled MAC signal to the next stage, and the clock unit 20 which provides the clock signal. It consists of.
제4도는 동일한 구성으로 이루어진 2개의 제1 및 제2디스크램블러(12), (14)를 상세히 도시한다. 각각의 디스크램블러는 FIFO 램(22)과, 2개의 커트 포인트 디코더(62), (68)와, 2개의 비교기(60), (66)와, 2개의 카운터(58), (64)와, FIFO 램 제어기(56)와, 2개의 NOT 게이트(52), (54)와, 4개의 3상 게디트(34), (36), (48), (50)와, 5개의 AND 게이트(38), (40), (42), (44), (46)로 구성된다.4 shows in detail two first and second descramblers 12, 14 of the same configuration. Each descrambler includes a FIFO RAM 22, two cut point decoders 62 and 68, two comparators 60 and 66, two counters 58 and 64, FIFO RAM controller 56, two NOT gates 52, 54, four three-phase gates 34, 36, 48, 50, and five AND gates 38 ), (40), (42), (44), and (46).
FIFO 램(22)은 스크램블러에 교번적으로 입력되는 스크램블된 휘도 및 색차 성분을 포함한 일 라인의 영상신호를 신호 구성요소에 따라 입력되는 순서대로 분리하여 저장할 수 있는 램(24), (26), (28), (30), (32)으로 구성되며, 이러한 램은 FIFO 램 제어기(56)에 의해 소정의 수신 포맷에 맞는 신호로 스크램블된 라인 신호를 재 배열하는데 있어서, 각각 개별적으로 제어받는다.The FIFO RAM 22 stores RAMs 24 and 26 that can separately store a line of image signals including scrambled luminance and color difference components which are alternately input to the scrambler in the order inputted according to signal components. 28, 30, and 32, each of which is individually controlled by the FIFO RAM controller 56 in rearranging the scrambled line signal into a signal suitable for a predetermined reception format.
휘도성분에 대한 커트 포인트 디코더(62)는 CW 디코다(18)에 연결되며, 영상부분에 해당되는 16비트의 CW에서 상위 8개의 비트를 디코딩하여 휘도성분에 대한 커트 포인트의 샘플번호(B2)를 제공한다.The cut point decoder 62 for the luminance component is connected to the CW decoder 18, and decodes the upper eight bits in the 16-bit CW corresponding to the image portion to sample the number of cut points for the luminance component (B2). To provide.
색성분에 대한 커프 포인트 디코더(68)는 CW 디코더(18)에 연결되며, 영상부분에 해당되는 16비트의 CW에서 하위 8개 비트를 디코딩하여 색성분에 대한 커트 포인트의 샘플번호(B1)를 제공한다.The cuff point decoder 68 for the color component is connected to the CW decoder 18, and decodes the lower 8 bits in the CW of 16 bits corresponding to the image part to provide the sample number B1 of the cut point for the color component. .
카운터(58)는 클럭부(20)에 연결되며 휘도성분의 샘플번호(587)에서 카운팅을 시작하고, 카운터(64)는 색성분의 샘플번호(230)에서 카운팅을 시작한다.The counter 58 is connected to the clock unit 20 and starts counting at the sample number 587 of the luminance component, and the counter 64 starts counting at the sample number 230 of the color component.
비교기(60)는 커트 포인트 디코더(62) 및 카운터(58)에 연결되며 휘도성분의 커트 포인트 샘플번호(B2)와 카운팅 값(A2)를 비교한다.The comparator 60 is connected to the cut point decoder 62 and the counter 58 and compares the cut point sample number B2 and the counting value A2 of the luminance component.
비교기(66)는 커프 포인트 디코더(68) 및 카운터(64)에 연결되며 색성분의 커트 포인트 샘플번호(B1)와 카운팅 값(A1)을 비교한다.The comparator 66 is connected to the cuff point decoder 68 and the counter 64 and compares the cut point sample number B1 and the counting value A1 of the color component.
3상 게이트(48)는 휘도성분만이 기억된 램(26)의 출력신호가 램(26)의 입력으로 제공되도록 한 귀환루프상에 위치하며, 카운터(58)로부터 출력되는 샘플번호(A2)가 제1커트 포인트 디코더(62)로부터 출력되는 샘플번호(B2) 미만(A2<B2)일 경우, 램(26)의 출력신호가 램(26)의 입력으로 귀환되도록 하고, 이와달리, 이상일 경우, 램(26) 출력신호가 귀환되지 않도록 한다.The three-phase gate 48 is located on the feedback loop which allows the output signal of the RAM 26, in which only the luminance component is stored, to be provided to the input of the RAM 26. The sample number A2 output from the counter 58 is provided. Is less than the sample number B2 outputted from the first cut point decoder 62 (A2 < B2), the output signal of the RAM 26 is fed back to the input of the RAM 26, otherwise, if abnormal The RAM 26 output signal is not returned.
3상 게이트(50)는 색 성분만이 기억된 램(30)의 출력신호가 램(30)의 입력으로 제공되도록 한 귀환루프상에 위치하며, 카운터(64)로부터 출력되는 샘플번호(A1)가 제2커트 포인트 디코더(68)로부터 출력되는 샘플번호(B1) 미만(A1<B1)일 경우, 램(30)의 출력신호가 램(30)의 입력으로 귀환되도록 하고, 이와달리 이상일 경우 램(30)의 출력신호가 귀환되지 않도록 한다.The three-phase gate 50 is located on the feedback loop which allows the output signal of the RAM 30, which stores only the color components, to be provided as an input of the RAM 30. The sample number A1 output from the counter 64 is provided. Is less than the sample number B1 outputted from the second cut point decoder 68 (A1 < B1), the output signal of the RAM 30 is returned to the input of the RAM 30, otherwise the RAM Do not return the output signal of (30).
3상 게이트(34)는 램(26)과 램(28)사이에 위치하며, 비교기(60)의 신호에 따라서 램(26)의 출력신호가 램(28)에 입력되는 것을 조절한다.The three-phase gate 34 is located between the RAM 26 and the RAM 28, and controls the output of the RAM 26 to be input to the RAM 28 according to the signal of the comparator 60.
3상 게이트(36)는 램(32) 사이에 위치하며, 비교기(66)의 신호에 따라서 램(30)의 출력이 램(32)으로 입력되는 것을 조절한다.The three-phase gate 36 is located between the RAMs 32 and controls the output of the RAM 30 to the RAM 32 according to the signal of the comparator 66.
FIFO 램 제어기(56)는 기억수단을 제어하여 TDM 램에 입력된 스크램블된 라인 신호를 수신할 수 있는 기설정된 포맷에 맞도록 한다.The FIFO RAM controller 56 controls the storage means to conform to a predetermined format capable of receiving scrambled line signals input to the TDM RAM.
제3도에 도시된 바와같이, 스크램블된 기저 대역 MAC 신호는 스위치(10)에 의해서 2개의 영상 디스크램블러(12), (14)에 매 라인마다 교대로 입력된다.As shown in FIG. 3, the scrambled baseband MAC signal is alternately input to the two video descramblers 12, 14 by line 10 every switch.
제1디스크램블러(12)에 입력된 하나의 라인 신호를 휘도 및 색성분으로 분리되어 FIFO 램에 저장된다. CW 디코더(18)로부터의 상위 8비트로부터 휘도 부부의 커트 포인트를 결정하고, 또한 하위 8비트로부터 색성분의 커트 포인트를 결정한다. 각각의 휘도 및 색성분의 샘플번호를 나타내는 카운터 값과 결정된 휘도 및 색성분의 포인트를 비교하면서 카운팅되는 휘도 색성분의 샘플번호와 커트 포인트 디코더로부터의 커트 포인트의 샘플번호가 같아질 때까지 FIFO에 저장된 휘도 및 색성분을 귀환시키면서 디스크램블링을 시작한다. 그리고, 이러한 동작이 완료되면 FIFO 램 제어기(56)을 이용하여 스크램블시 MAC 신호에 추가되었던 전이영역의 샘플을 제거하여 소정의 MAC 신호 포맷에 맞도록 한다.One line signal input to the first descrambler 12 is divided into luminance and color components and stored in the FIFO RAM. The cut point of the luminance couple is determined from the upper 8 bits from the CW decoder 18, and the cut point of the color component is determined from the lower 8 bits. The luminance value stored in the FIFO until the sample number of the luminance color component counted and the sample number of the cut point from the cut point decoder are equal while comparing the counter value representing the sample number of each luminance and color component with the determined luminance and color component points. Descrambling begins with the return of the color components. When the operation is completed, the FIFO RAM controller 56 is used to remove a sample of the transition region added to the MAC signal when scrambled so as to conform to a predetermined MAC signal format.
제1디스크램블러(12)와 병렬로 연결된 제2디스클램블러(14)는 제1디스크램블러(12)와 동일한 작동을 한다. 따라서, 입력되는 MAC 신호를 매라인마다 제1디스크램블러(12)와 제2디스크램블러로 교대로 처리함으로써 MAC 신호를 실시간으로 디스클램블링할 수 있다.The second descrambler 14 connected in parallel with the first descrambler 12 performs the same operation as the first descrambler 12. Accordingly, the MAC signal can be descrambled in real time by alternately processing the input MAC signal by the first descrambler 12 and the second descrambler.
디스크램블러(12) 또는 (14)에서 하나의 라인 신호의 디스크램블링은 다음과 같다.The descrambling of one line signal in the descrambler 12 or 14 is as follows.
스크램블된 기저대역의 일 라인의 MAC 신호는 각각 제어가능한 분리된 FIFO 램(22)에 입력되는 순서대로 저장된다. 스크램블된 MAC 신호가 1296 샘플만큼 채워질 때까지 5개의 AND 게이트는 모두 '1'로 되어 있다가 휘도 및 색성분이 기억된 램에 관련된 AND 게이트(40), (44)만 '1'로 되고 나머지는 '0'으로 된다.One line of scrambled baseband MAC signals are stored in the order in which they are each input to a controllable separate FIFO RAM 22. All five AND gates are set to '1' until the scrambled MAC signal is filled by 1296 samples. Only the AND gates 40 and 44 associated with the RAM in which the luminance and color components are stored are set to '1'. It becomes '0'.
한편, 색부분을 위한 커트 포인트 디코더(68)는 CW 디코더(18)로부터 입력되는 16비트중 하위 8비트를 디코딩하여 색성분 부분에서의 커트 포인트 샘플번호(B1)를 비교기(66)으로 출력하고 커트 포인트 디코더(62)는 CW 디코더로부터 입력되는 16비트중 상위 8비트 디코딩하여 휘도성분 부분에서의 커트 포인트 샘플번호(B2)를 비교기(66)로 출력한다.On the other hand, the cut point decoder 68 for the color portion decodes the lower 8 bits of the 16 bits input from the CW decoder 18 to output the cut point sample number B1 in the color component portion to the comparator 66 and cut it. The point decoder 62 decodes the upper 8 bits of the 16 bits input from the CW decoder and outputs the cut point sample number B2 in the luminance component portion to the comparator 66.
입력되는 라인 동기신호 및 클럭신호에 맞추어 카운터(58) 및 카운터(64)는 색성분의 샘플번호 및 휘도성분의 샘플번호에서 시작되는 각각의 카운트 신호(A1), (A2)를 비교기(66), (60)로 각각 출력한다. 이때 카운터(64)의 카운팅 값(A1)이 커트 포인트의 샘플번호(B1) 이상이될 때까지 램(30)의 출력 색성분이 램(30)의 입력으로 귀환되도록 하며, 마찬가지로 카운터(58)의 카운팅 값(A2)이 커트 포인트 샘플번호(B2) 이상이될 때까지 램(26)의 출력 휘도성분이 램(30)의 입력으로 귀환되도록 하여, 전환 배치되었던 휘도 및 색성분의 배여를 원래대로 재배열시킨다.In accordance with the input line synchronization signal and the clock signal, the counter 58 and the counter 64 respectively compare the count signals A1 and A2 starting from the sample number of the color component and the sample number of the luminance component. Output each to (60). At this time, the output color component of the RAM 30 is returned to the input of the RAM 30 until the counting value A1 of the counter 64 becomes equal to or greater than the sample number B1 of the cut point, and the counting of the counter 58 is similarly performed. The output luminance component of the RAM 26 is returned to the input of the RAM 30 until the value A2 becomes equal to or more than the cut point sample number B2, thereby rearranging the allocation of the luminance and color components that have been switched and arranged. .
즉, 색성분에 대해서 램(30)과 램(32) 사이에 위치한 3상 게이트(36)를 "오프"시키고 램(300)의 출력이 램(30)의 입력으로 귀환되는 귀환루프상의 3상 게이트(50)를 "온"시키며, 동시에 FIFO 램 제어기가 AND 게이트(44)를 "1"로 하여 디스크램블리을 수행한다. 또한 휘도성분에 대해서는 램(26)과 램(28) 사이에 위치한 3상 게이트(34)를 "오프"시키고 램(26)의 출력이 램(26)의 입력으로 귀환되는 귀환루프상의 3상 게이트(48)을 "온"시키며, 동시에 FIFO 램 제어기가 AND 게이트(40)를 "1"로 하여 디스크램블링을 수행한다. 이러한 상태에서 다른 램(24), (28), (32)의 데이터는 그대로 유지된다.That is, the three-phase gate on the feedback loop in which the three-phase gate 36 located between the RAM 30 and the RAM 32 is "off" with respect to the color components, and the output of the RAM 300 is fed back to the input of the RAM 30. 50 is turned on, and at the same time, the FIFO RAM controller performs descramble with AND gate 44 as " 1 ". In addition, for the luminance component, the three-phase gate on the feedback loop “off” the three-phase gate 34 located between the RAM 26 and the RAM 28 and the output of the RAM 26 is fed back to the input of the RAM 26. 48 is turned on, and at the same time, the FIFO RAM controller performs descrambling with AND gate 40 as " 1 ". In this state, the data of the other RAMs 24, 28, and 32 is maintained as it is.
이 동작이 완료되면 스크램블시 MAC 신호에 전이부분을 부드럽게 하기 위해 추가되었던 두쌍의 6샘플중 휘도에서 3샘플을 없애고 샘플 229 다음에 3비트를 추가하기 위해서 AND 게이트(38), (40), (46)만으로 "1"로하여 디스크램블된 MAC 신호 포맷에 맞춘다. 즉 FIFO 램 제어기(56)로서 각각의 분리된 램을 별도로 제어할 수 있으므로 MAC 신호 포맷에 용이하에 맞출 수 있다. 이 과정이 끝나고 나면 MAC 신호는 완전히 디스크램블되어서 FIFO 램(22)의 샘플번호(-12)로부터 샘플번호(129)까지 1296개의 샘플이 저장되게 된다. 이 상태로 다음의 라인 동기 신호가 올 때까지 대기한 후 20.25㎒의 클럭 신호에 맞추어 출력되어진다.After this operation is completed, the AND gates 38, 40, and (to remove 3 samples of luminance from the two pairs of 6 samples added to smooth the transition part in the scramble and add 3 bits after sample 229) 46), only "1" is set to the descrambled MAC signal format. In other words, since each of the separate RAMs can be controlled separately as the FIFO RAM controller 56, it can be easily adapted to the MAC signal format. After this process, the MAC signal is completely descrambled so that 1296 samples from the sample number (-12) to the sample number 129 of the FIFO RAM 22 are stored. In this state, the controller waits for the next line sync signal and outputs the signal according to the clock signal of 20.25 MHz.
카운터(58), (64) 및 비교기(60) 및 (66)는 입력되는 라인 동기 신호에 의해 클리어된다.The counters 58, 64 and comparators 60 and 66 are cleared by the input line sync signal.
따라서, 본 발명은 스크램블된 MAC 신호를 디스크램블하는데 있어서 전술된 바와같은 스크램블러 2개를 병렬로 연결하여 스크램블된 MAC 신호의 일라인을 교번적으로 처리하므로 단지 수신 포맷에 맞는 파형을 갖는 MAC 신호를 얻을 수 있는 이점이 있다.Therefore, in the present invention, in order to descramble a scrambled MAC signal, two scramblers as described above are connected in parallel to alternately process one line of the scrambled MAC signal, so that only a MAC signal having a waveform suitable for a reception format is processed. There is an advantage you can get.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014841A KR950005657B1 (en) | 1992-08-18 | 1992-08-18 | Descrambling apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014841A KR950005657B1 (en) | 1992-08-18 | 1992-08-18 | Descrambling apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940005000A KR940005000A (en) | 1994-03-16 |
KR950005657B1 true KR950005657B1 (en) | 1995-05-27 |
Family
ID=19338128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920014841A KR950005657B1 (en) | 1992-08-18 | 1992-08-18 | Descrambling apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950005657B1 (en) |
-
1992
- 1992-08-18 KR KR1019920014841A patent/KR950005657B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940005000A (en) | 1994-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0099691B1 (en) | Method for encrypting a line-scanned television signal and encrypting and decrypting apparatus | |
US4405942A (en) | Method and system for secure transmission and reception of video information, particularly for television | |
EP0606328B1 (en) | Method and apparatus for secure transmission of video signals | |
US3919462A (en) | Method and apparatus for scrambling and unscrambling communication signals | |
US4424532A (en) | Coding and decoding system for video and audio signals | |
US4336553A (en) | Method of coding audio and video signals | |
JPS55127777A (en) | Scramble method of catv system | |
KR970705300A (en) | METHOD AND APPARATUS FOR SCRAMBLING A VIDEO SIGNAL WITH FULL NETWORK TRA NSMISSON AND RECORDING CAPABILITY - Patent application | |
KR100290851B1 (en) | Apparatus for video processing of digital TV | |
EP0223781B1 (en) | Method and apparatus for creating encrypted and decrypted television signals | |
US4646147A (en) | Method and apparatus for scrambling and unscrambling television signals | |
KR940006419A (en) | Color Image, Display | |
EP0642271A1 (en) | Video communication apparatus | |
CA1182555A (en) | Method and system for secure transmission and reception of video information, particularly for television | |
US4218697A (en) | Digital data transmission arrangement using a standard TV video | |
JPS5966287A (en) | Method of scrambling television signal and scrambling device | |
US4019201A (en) | Method and apparatus for scrambling and unscrambling communication signals | |
US4120003A (en) | Multiple channel CATV system utilizing row grabber interface as CATV input | |
US4464678A (en) | Time window key system for video scrambling | |
KR950005657B1 (en) | Descrambling apparatus | |
EP0220059B1 (en) | Digital envelope shaping apparatus | |
US5530756A (en) | Television scrambling and descrambling method, and transmitter and receiver using said method | |
JP2869659B2 (en) | Digital television signal transmission equipment | |
US5177786A (en) | Method and apparatus for scrambling/descrambling a video signal | |
US4024576A (en) | Method and apparatus for scrambling and unscrambling communication signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990430 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |