KR950004103B1 - 복조 위상 에라 감쇄 회로 - Google Patents
복조 위상 에라 감쇄 회로 Download PDFInfo
- Publication number
- KR950004103B1 KR950004103B1 KR1019870005316A KR870005316A KR950004103B1 KR 950004103 B1 KR950004103 B1 KR 950004103B1 KR 1019870005316 A KR1019870005316 A KR 1019870005316A KR 870005316 A KR870005316 A KR 870005316A KR 950004103 B1 KR950004103 B1 KR 950004103B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase
- direct
- carrier
- generating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/009—Compensating quadrature phase or amplitude imbalances
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 실시예를 포함하는 텔레비젼 수신기 부분의 블록 다이어그램.
제 2 도는 제 1 도에 도시된 텔레비젼 수신기의 부분에 사용될 수 있는 복조 위상 에라 검출기의 블록 다이어그램.
제 3 도는 제 1 도에 도시된 텔레비젼 수신기의 부분에 사용될 수 있는 위상 고정 루프의 블록 다이어그램.
제 4a-4e 도는 제 1 도에 도시된 텔레비젼 수신기의 부분 동작을 설명하는 데 유용한 진폭 대시간의 파형 다이어그램.
제 5 도는 제 1 도에 도시된 텔레비젼 수신기의 부분에 사용될 수 있는 대안 복조 위상 에라 검출기의 블록 다이어그램.
제 6 도는 본 발명의 또다른 실시예의 블록 다이어그램.
제 7 도는 제 6 도의 실시예와 함께 사용될 수 있는 복조 위상 에라 검출기의 블록 다이어그램.
제8도는 제6도의 실시예에 사용된 복합 멀티플렉서의 블록 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명
10 : 튜너 12 : IF 증폭기
14 : 반송파 기준 신호 추출기 18,22 : 동기 검출기
24 : 자동 디고스팅 회로 26 : 복조 위상 에라 검출기.
본 발명은 다중 통로 왜곡 성분을 포함할 수 있는 래디오 주파수 신호를 처리하는 시스템에서 복조 위상 에라를 감소시키는 회로에 관한 것이다. 그 회로는 실제로 다중 통로 왜곡 성분에 의해 유발되는 복조형 합성 비데오 신호에서 위상 에라를 보상한다.
텔레비젼 수신은 오랫동안 다중 통로 왜곡 즉, 원하지 않는 다중 신호의 수신에 의해 왜곡되어 왔다. 빌딩 및 다른 큰 물체에 의해 반사되었거나 또는 부실하게 단자 연결된 케이블 네트워크에 의한 이들 바람직하지 않은 신호들은 직접 텔레비젼 신호의 지연된 변형으로 나타나며, 보통 고스트 신호라 불린다.
고스트 신호들은 직접 신호와 고스트 신호 사이의 신호 통로 길이의 관계 함수로서 직접 신호로부터 지연된다. 한 수신기 위치로부터 다른 위치까지의 이러한 관계의 무작위는 고스트(직접 지연된) 반송파 신호의 위상은 직접 반송파 신호의 위상과 임의 관계를 가질 수 있음을 가리킨다.
많은 자동 디고스팅 시스템에서, 인입 텔레비젼 신호들은 화상 반송파 신호와 동위상으로 동시에 복조된다. 이러한 형의 본 보기인 시스템들은 에이취. 테딕에 의한 소비자 전자 공학에 관한 IEEE 보고서중 1977년 5월자 페이지 175-181에 있는 제목이 "텔레비젼 방송용 적합 다중 통로 이꿜라이제이션"인 기사, 미합중국 특허 제4,285,006호의 "고스트 삭제 회로 시스템", 및 미합중국 특허 제4,374,400호의 "고스트 반송파 위상 보상에 의한 텔레비젼 고스트 삭제 시스템"에 설명되어 있다.
이러한 형의 통상적인 시스템에서, 화상 반송파 신호는 중간 주파수(IF) 증폭기에 의해 제공된 변조 텔레비젼 신호로부터 추출된다. 이러한 반송파 신호는 재발생된 반송파 신호를 공급하는 위상 고정 루프(PLL)를 동기화시키는데 사용된다. 동기 검출기는 이러한 재발생된 반송파 신호에 응답하며, 또한 IF 신호의 동위상 및 직각 위상 변조 성분을 각각 나타내는 베이스밴드 신호 I 및 Q를 발생시키기 위해 IF 증폭기에 의해 제공된 변조 텔레비젼 신호에 응답한다. I 및 Q 신호들은 동시 변조된 I 신호의 동위상 및 직각위상 고스트 신호를 각각 삭제하기 위하여 상기 시스템에 의해 사용된다.
인입 텔레비젼 신호들이 직접 신호의 반송파 위상과 동일하지 않은 지연된 직접 반송파 신호를 갖고 있는 비교적 강한 고스트 신호 성분을 포함할때, 이러한 방법에 의해 발생된 그 및 Q 신호의 직접 신호 성분들은 왜곡될 수 있다. 이러한 왜곡은 인입 텔레비젼 신호의 IF 반송파 신호가 직접 및 지연된 집적(고스트)반송파 신호의 벡터합이기 때문에 나타나며, 결과적으로, 직접 반송파 신호와 다른 위상을 갖는다.
추출된 캐리어 신호가 IF 증폭기에 의해 제공된 텔레비젼 신호를 동시에 변조하는데 사용될 때, 결과 베이스밴드 신호는 변조 텔레비젼 신호의 직각 성분으로부터의 혼선에 의해 왜곡된다. 텔레비젼 신호들은 잔류 측파대 변조 신호이기 때문에, 이러한 직각 성분은 1MHz 보다 큰 주파수를 갖고 있는 동위상 성분의 힐버트 변환이다. 이러한 직각 성분에 의해 유발된 왜곡은 재생된 영상에 수직 엣지의 과도 피킹으로서 나타날 수 있고, 또는 직각 성분이 각각의 동위상 성분을 보강 또는 삭제하는 경향이 있는지에 따라서 수평해상도의 분명한 손실로서 나타날 수 있다.
본 발명의 원리에 따른 복조 위상 에라를 감소시키는 회로는 래디오 주파수 텔레비젼 신호를 처리하는 시스템에 제공되어 있다. 그 시스템은 직접 반송파 신호를 포함하는 직접 신호 성분과 지연된 직접 반송파 신호를 포함하는 지연된 직접 신호를 갖고 있는 래디오 주파수 텔레비젼 신호인가를 위한 입력 단자를 구비한다. 래디오 주파수 텔레비젼 신호는 직접 반송파 신호와 지연된 직접 반송파 신호의 벡터합인 반송파 신호를 포함한다. 래디오 주파수 텔레비젼 신호로부터 반송파 신호를 추출하는 수단은 상기 입력 단자에 연결되어 있다. 또 하나의 수단은 반송파 신호 추출 수단에 연결되어 있고 추출된 반송파 신호에 의해 결정된 주파수 및 위상을 갖고 있는 발진 신호를 발생시키는 위상 고정 루프 회로를 포함한다. 위상 고정 루프 회로는 추출된 반송파 신호와 발진 신호에 응답하여 발진 및 추출된 반송파 신호 사이의 위상 차이를 표시하는 위상차 신호를 발생시키는 위상 비교기 수단을 포함한다. 검출 수단은 입력 단자에 연결되어 있고, 래디오 주파수 텔레비젼 신호와 직접 및 지연된 직접 신호 성분을 각각 갖고 있는 제1(I) 및 제2(Q) 베이스밴드 신호를 발생시키는 발진 신호에 응답한다. 제1 및 제2베이스밴드 신호의 직접 신호 성분은 상호 혼선 왜곡 성분을 포함할 수 있다. 베이스밴드 신호는 래디오 주파수 텔레비젼 신호에 의해 반송파 진폭 변조 정보를 표시한다. 부가적인 수단은 검출 수단에 연결되어 있고, 직접 반송파 신호와 지연된 직접 반송파 신호의 벡터합과 직접 캐리어 신호 사이의 위상차에 비례하는 위상 제어 신호를 발생시키는 베이스밴드 신호중 적어도 하나에 응답한다. 결과적으로, 위상 제어 신호에 응답하여 위상차 신호와 제1베이스밴드 신호중 하나를 수정하는 위상 보정 회로가 제공되어 실제로 감소된 혼선 왜곡 성분을 갖고 있는 수정된 제1베이스밴드 신호가 발생된다.
본 발명의 한 실시예에서, 위상 보정 회로는 가산기 및 전압 제어 발진기를 포함하며, 위상 제어 신호는 위상 제어 신호의 크기를 감소시킨다는 면에서 발진 신호의 위상을 변화시키는 경향이 있다.
본 발명의 또한 실시예에서, 위상 보정 회로는 위상 보정 신호를 발생시키는 수단 및 위상 보정 신호와 제1베이스밴드 신호를 결합시키는 수단을 포함한다.
제1도를 보면, RF 신호들은 안테나(8)에 의해 수신되어 튜너 회로(10)에 인가된다. 종래의 디자인일 수 있는 튜너 회로(10)는 IF 신호를 발생시키기 위하여 국부 발진기에 의해 밭생된 신호와 RF 신호를 하테로 다인한다. IF 신호는 IF 반송파를 변조하는 합성 비데오 신호를 포함한다. 이들 IF 신호는 IF 증폭기(12)에 인가된 다음 증폭되어 반송과 기준 신호 추출기(14)에 인가된다. 추출기(14)는, 예로, IF 반송파 주파수를 중심으로 한 협대역 주파수 응답 특성을 갖고 있는 종래의 대역 필터일 수 있다.
회로(14)에 의해 제공된 신호는 임의 변조 성분을 제외한 IF 반송파 신호이다. 이 반송파 신호는 IF 반송파 신호와 동일한 주파수를 갖고 있는 발진 신호를 발생시키는 위상 고정 루프(PLL)에 인가되어 IF 반송파 신호에 동위상으로 고정된다. PLL(16)은 제3도를 참조로 상세히 설명된다.
PLL(16)에 의해 발생된 신호는 동기 검출기(18)의 한 입력 단자와 90도 위상 시프팅 회로(20)에 인가된다. 회로(20)는 PLL(16)에 의해 제공된 재발생 반송파 신호에 관해 직각 위상인 신호를 발생한다. 동기검출기(18 및 22)는 동위상 및 직각 위상 반송파 신호로 IF 증폭기(12)로부터 인가된 IF 신호를 증배한다. 그러므로써 검출기(18 및 22)는 각각 IF 신호의 동위상 및 직각 위상 변조 신호 성분을 나타내는 베이스밴드 신호 I 및 Q를 각각 발생한다.
I 및 Q 신호는 자동 디고스팅 회로(24)에 인가된다. 디고스팅 회로(24)는 예로, 상기 참조된 미합중국 특허 또는 데딕 기사에서 설명된 것과 비슷하며, 다중 통로 왜곡 성분을 실제로 제거하기 위해 I 신호를 처리하며, 그것의 출력 단자를 디고스트된 신호 I′를 제공한다.
상술된 바와 같이 직접 신호의 반송파 위상과 다른 반송파 위상을 갖고 있는 고스트 신호는 인입 신호의 반송파 위상이 직접 신호의 반송파 위상과 위상차가 나도록 할 수 있다, 고스트 신호는 지연된 직접 반송파 신호를 포함하는 지연된 직접 신호 성분일 것이다. 이러한 위상 차이는 튜너(10)와 IF 중폭기(12)를 통하여 전파되어, 추출기(14)에 의해 추출된 반송파 신호의 위상이 직접 신호의 IF 반송파의 위상과 부합되지 않을 수 있다. 추출된 반송파 신호는 직접 반송파 신호 및 지연된 직접 반송파 신호의 벡터합일 것이다. PLL(16)에 의해 발생된 신호는 추출된 반송파 신호에 동위상으로 고정되기 때문에, 동기 검출기(18)에 의해 발생된 I 신호는 직접 신호의 직각 위상 성분으로부터의 혼선 성분을 포함할 수 있다. 또한 동기 검출기(22)에 의해 발생된 Q 신호는 직접 신호의 동위상 성분으로부터의 혼선 성분을 포함할 수 있다. 더구나,자동 디고스팅 회로(24)가 혼선 왜곡을 보정하지 못하기 때문에, 디고스팅 회로(24)에 의해 제공된 신호 I' 또한 왜곡될 수 있다.
이러한 왜곡의 결과는 제4A, 4B, 4O 및 4E도에 도시되어 있다. 제4A 및 4B도는 직접 신호에 대한 수직 동기 펄스 선단부의 동위상 및 직각 위상 성분을 각각 나타내는 파형 다이어그램이다. 수직 sync의 선단부는 일반적으로 자동 디고스팅 시스템에 의해 사용된 트레이닝 신호이다. 제4A-4B도에 도시된 파형은 어느정도 어떤 고스트 신호 성분을 포함하지 않는다.
본 실시예에서, 복조 위상 에라를 유발시키는 고스트 신호는 파형 4B에 대한 포인트 A와 B 사이의 시간양인 2t 보다 큰 시간만큼 직접 신호로부터 지연되는 것으로 가정되어 있다.
제4A도에 도시되어 있는 바와 같이, 직접 신호의 동위상 성분은 C에 있는 흑레벨에 대응하는 값으로부터 D에 있는 동기 팁 레벨에 대응하는 값으로 방향 변화없는 부드러운 전이이다. 제4B도에 도시된 파형은 신호의 직각 위상 성분 즉, 1MHz 보다 큰 주파수를 갖고 있는 제4A도에 도시된 신호 성분의 힐버트 변환이다.
제4D 및 4E도는 I 및 Q 신호에 관한 복조 위상 에라의 결과를 도시한다. 제4D도에서, 직접 신호의 I 파형은 포인트 C'에서 D'로 방향 변화없는 부드러운 전이이다. 제4E도의 Q 파형은 수직 동기 선단부 A' 앞과 B′뒤의 다른 레벨을 갖고 있다. 그것이 복조 위상 에라를 검출 및 보정하기 위해 본 발명의 실시예가 사용되는 수직 동기 펄스 선단부의 직각 성분의 왜곡이다.
제1도를 보면, 동기 검출기(22)에 의해 제공된 Q 신호는 복조 위상 에라 검출기(26)의 한 입력 단자에 인가된다. 예로, 수직 동기 신호 분리 회로(도시되어 있지 않음)에 의해 발생될 수 있는 신호 VSYNC는 복조 위상 에라 검출기(26)의 다른 입력 단자에 인가된다. 신호 VSYNC는 제4C도에 도시되어 있다. 그것은, 예로, 복조된 합성 비디오 신호의 수지 동기 펄스 성분의 선단부와 실제로 일치하여 나타나는 각 필드에 대한 싱글 펄스를 구성한다.
제2도는 검출기(26)으로 사용하기에 적합한 복조 위상 에라 검출기의 블록 다이어그램이다. 동기 검출기(22)로부터의 Q 신호는 샘플 및 홀드 회로(210)의 신호 입력부에 인가된다. 신호 VSYNC는 지연 소자(216)에 인가된다. 상기 지연 소자에서는, 신호 VSYNC가 시간 t만큼 지연되어 회로(210)의 제어 입력 단자에 인가된다. 지연 소자(216)의 출력은 제어 입력 신호로서 작용한다. 샘플 및 홀드 회로(210)은 제어 입력 신호가 하이일때 Q 신호를 샘플하고, 제어 신호가 로우인 동안 이 샘플의 값을 홀드한다. 회로(210)에 의해 홀드된 샘플의 값은 감산기(218)의 제1입력 단자에 인가된다.
Q 입력 신호는 또는 22시간 주기와 실제로 같은 시간 지연을 제공하는 지연 소자(212)에 인가된다. 지연소자(212)에 의해 제공된 신호는 제2샘플 및 홀드 회로(214)에 인가되며, 상기 회로(214)는 지연 소자(216)에 의해 제공된 지연된 VSYNC 신호에 의해 제어된다. 샘플 및 홀드 회로(214)의 출력 샘플값은 감산기(218)의 제2입력 단자에 인가된다. 감산기(218)는 회로(210)에 의해 제공된 값에서 회로(214)에 의해 제공된 값을 감산하여, 그 결과를 PLL(16)에 인가한다.
제3도는 PLL(16)로 사용하기에 적합한 위상 고정 루프의 블록 다이어그램이다. 제1도의 반송파 기준신호 추출 회로(14)로부터의 기준 신호는 위상 비교기(310)의 한 입력 단자에 인가되고, 전압 제어된 발진기(VCO)(318)의 출력 신호는 다른 입력 단자에 인가된다. 위상 비교기(310)의 출력 신호는 이들 두 신호 사이의 위상차에 비례한다. 이 위상 차이 신호는 가산기(312)의 한 입력 단자에 인가되고, 그것의 다른 입력 단자는 스케일링 회로(314)를 경유해 인자 K로 스케일되는 복조 위상 에라 검출기(26)의 출력 신호를 수신하도록 연결되어 있다.
가산기(312)는 위상차 신호와 스케일된 위상 에라 신호의 합을 저역 필터(316) 즉, PLL의 루프 필터의 입력 단자에 인가시킨다. 저역 필터(316)는 그것의 출력 단자로 VCO(318)에 대한 제어 신호를 발생시키기 위해 그것의 입력 단자에 인가된 신호를 적분한다. 종래의 설계형일 수 있는 VCO(318)은 대략 IF 반송파 주파수와 같은 프리런닝 주파수를 갖고 있다. 저역 필터(316)에 의해 제공된 신호는 VCO(318)에 의해 발생된 신호의 주파수 및 위상이 IF 신호의 직접 반송파 신호 성분과 같은 주파수 및 위상이 될때까지 VCO(318)에 의해 발생된 신호의 주가수 및 위상을 제어한다. 상기 주목했듯이 위상 비교기(310)에 도로 공급되는 VCO(318)의 출력은 PLL(16)의 출력으로서 작용한다.
이러한 것이 어떻게 나타나는지를 이해하기 위해서 제4A-4E도를 한번 더 고찰해 본다. 파형 4B는 PLL(16)에 의해 제공된 신호가 직접 반송파 신호와 같은 주파수 및 위상을 가질때 수직 동기 펄스의 선단부에 대응하는 복조된 구형 신호 Q의 부분을 도시한다. 포인트 A 및 B는 샘플 및 홀드 회로(214 및 210) 각각에 의해 홀드된 값에 대응한다. 이들 값은 대략 같기 때문에, 복조 위상 에라 검출기(26)에 의해 PLL(16)에 제공된 신호는 대략 0과 같으며, 가산기(312)에 의해 저역 필터(316)에 인가된 위상 에라 신호에 상당한 공헌을 하지 못한다.
대안적으로, PLL(16)에 의해 제공된 신호의 위상이 직접 반송파 신호의 위상과 같지 않을때, 제4E도의 구형 파형 A' 및 B′에 관한 대응점들은 다른 값을 갖는다. 이 경우에, 복조 위상 에라 검출기(26)에 의해 제공된 값은 0이 아니며, 가산기(312)에 의해 발생된 위상 조정 신호에 상당히 기여한다. 상기 설명된 바와같이, 이 신호는 VCO(318)을 위한 주파수 제어 신호를 발생시키기 위하여 저역 필터(316)에 의해 적분된다. 위상 조정 신호의 진폭과 구성은 VCO(318)에 의해 제공된 신호가 직접 캐리어 신호의 주파수 및 위상에 수렴하는 것을 공고히 하기 위해 위상 비교 회로(310)과 스케일링 회로(314)에 의해 제어된다.
상기 설명되었듯이, 본 발명의 실시예에 의해 사용된 복조 위상 에라 신호는 수직 동기 펄스의 선단부 전후에 있는 Q 신호의 값 사이의 차이이다. 여러 진폭을 가질 수 있는 신호에 대하여 이러한 시스템을 잘 실행시키기 위해서는 텔레비젼 시스템이 복조 위상 에라 검출기(26) 앞에 자동 이득 제어(AGC) 회로를 구비하는 것이 양호하다. 이 회로는 동일 크기의 위상 에라가 실제로 동일 크기를 갖고 있는 보정 신호를 발생시키는 것을 공고히 한다.
제5도는 AGC 회로 없이도 잘 실행되는 복조 위상 에라 검출기의 블륵 다이어그램이다. 이러한 복조 위상 에라 검출기는 두 회로(500 및 530)을 포함하고, 그것의 각각은 제2도에 도시된 복조 위상 에라 검출기와 동일하다. 이 실시예에서, 그 신호는 회로(530)에 인가된다. 이러한 연결은 검출기(18)에서 검출기(26)까지 점선으로 제1도에 도시되어 있다. 회로(500)는 수직 sync의 선단부 전후에 있는 Q 신호의 진폭 사이의 차이를 나타내는 값을 그것의 출력 감산기(518)에서 발생시킨다. 회로(530)는 수직 sync의 선단부 전후에 I 신호의 진폭 사이의 차이를 나타내는 값을 그것의 출력 감산기(128)에서 발생시킨다.
감산기(518 및 528)로부터의 출력 신호는 분할기(540)에 인가된다. 분할기(40)에서, Q 신호 진폭 값 사이의 차이는 I 신호 진폭 값 사이의 차이에 의해서 분할된다. 분할기(540)에 의해 제공된 값은 IF 반송파와 직접 반송파 사이의 위상각의 탄젠트이다. 이 값은 I 및 Q 신호가 갖고 있는 진폭 값 범위에 실제로 관계없다. 분할기(540)에 의해 발생된 값은 상술된 바와 같이 복조 위상 에라 신호로서 PLL(16)에 인가된다.
복조 위상 에라 검출기의 동작을 이해하는 기본은 각 θ만큼 변조된 신호의 반송파와 위상이 다른 재발생된 반송파를 사용하여 잔류 측파대 변조 신호의 동위상 I' 및 직각 위상 Q'의 동기 복조를 설명하는 방정식이다. 널리 공지된 방정식은 다음과 같다.
I'=I cosθ-Q sinθ (1)
및
Q'=I sinθ+Q cosθ (2)
여기서 I 및 Q는 재발생된 반송파가 소정의 신호의 반송파와 동일한 위상을 갖고 있을 경우에 얻어질 수 있는 베이스밴드 동위상 및 직각 위상 성분이다. 이 경우에, 소정의 신호는 IF 텔레비젼 신호의 직접 신호성분이며, θ는 위상각이며, 상기 위상각에 의해서 결합된 직접 텔레비젼 신호와 지연된 직접(코스트) 텔레비젼 신호의 IF 반송파가 직접 신호의 IF 캐리어와 다르게 된다. 제4E도의 A' 및 B'의 값은 방정식(2)을 사용하여 제4B도의 값 A 및 B와 제4A도의 값 C 및 D의 함수로서 표현될 수 있다 :
A' = C sinθ+A cosθ (3)
B' = D sinθ+B cosθ (4)
유사하게, 제4D도의 값 C'와 D'는 방정식(1)을 이용하여 다음과 같이 표현될 수 있다.
C' = cosθ-A sinθ (5)
D' = D cosθ-B sinθ (6)
제5도의 분할기(540)로부터의 출력 신호는 다음 방정식으로 설명될 수 있다 :
Tanθ = (B'-A') / (D'-C') (7)
방정식(3) 내지 (6)을 방정식(7)에 대입하여 결합해 보면,
Tanθ= (CD-C) sinθ+(B-A) cosθ/ (CD-C) cosθ-(B-A) sinθ (8)
제4B도로부터 A=B임을 주목해야 한다. 이런 항등식은 방정식(8)에 대입되어, 풀어보면
Tanθ= (D-C) sinθ/(D-C) cosθ (9)
방정식(9)의 분자와 분모는 삭제되어, 방정식(9)는 공지된 단항식이 된다 :
Tanθ = sinθ/cosθ (10)
상기 기술된 실시예는 아날로그 신호 및 아날로그 회로에 관한 것이고, 제6-8도에 도시된 실시예는 디지탈 신호와 디지탈 회로를 사용하는 본 발명을 실행하는 것이다.
제6-8도를 보면, 제1-5도에 도시된 것과 같은 소자들은 비슷하게 번호가 부기되어 있다.
이들 도면에서, 넓은 화살표는 다중-비트 병렬 디지탈 신호용 버스를 나타내고, 라인 화살표는 아날로그신호 또는 싱글 비트 디지탈 신호를 운송하는 연결부를 나타낸다. 소자들의 처리 속도에 따라서, 보상 지연시스템은 싱글 통로에서 필요하게 된다. 디지탈 신호 처리 회로 설계의 분야에 숙련된 사람은 그러한 지연시스템이 어떤 특정 시스템에 필요하게 되는지를 알 것이다.
제1도를 보면, RF 신호들은 안테나(8)에 의해 수신되어 튜너 회로(10)에 인가된다. 튜너는 IF 반송파를 변조시키는 합성 비데오 신호를 포함하는 IF 신호를 발생시키기 위해 RF 신호와 국부 발진기(도시되어 있지 않음)에 의해 발생된 신호를 헤테로 다인한다. 이들 IF 신호들은 IF 증폭기(12)에 의해 증폭되어 제1도에 관하여 설명된 바와 같은 식으로 반송파 기준 신호 추출 회로(14)에 인가된다.
회로(14)에 의해 제공된 신호는 임의 변조 성분을 제외한 IF 반송파 신호이다. 이 캐리어 신호는 추출된반송파 신호에 주파수 및 위상 고정되는 비교적 안정된 발진 신호를 발생시키는 위상 고정 루프(PLL)(16)에 인가된다. 앞서와 같이, 이러한 발진 신호는 동기 검출기(18)의 한 입력 단자와 90도 위상 시프터(20)에 인가된다. 회로(20)는 PLL(16)에 의해 제공된 발진 신호에 관련된 직각 위상인 신호를 발생시킨다.
이러한 구형 발진 신호는 동기 검출기(22)의 한 입력 단자에 인가된다. IF 증폭기(12)에 의해 제공된 신호는 동기 검출기(18 및 22) 각각의 제2단자에 인가된다. 동기 검출기(18 및 22)는 베이스밴드 신호 I 및Q가 각각 발생되도록 하기 위해 IF 신호를 각각의 동위상 및 직각 위상 발진 신호로 증배한다. 신호 I 및Q는 IF 신호의 동위상 및 직각 위상 변조 성분을 각각 나타낸다.
검출기(18 및 22)로부터의 I 및 Q 신호는 아날로그-디지탈 변환기(ADC'S)(526 및 624)에 각각 인가되어 디지탈화된다. 디지탈형 I 및 Q 신호는 복합 멀티플렉서(628) 및 복조 위상 에라 검출기(630)에 인가된다. 또한 검출기(630)에는 제4C도에 도시된 VSYNCH 신호가 인가된다. 복조 위상 에라 검출기(630)와 필독 전용 메모리(ROM)(632)은 보정 신호 C1및 CQ를 발생시킨다. 이들 신호는 멀티플렉서(628)에 인가된 다음 디지탈형 신호 I 및 Q와 결합되어 실제로 직접 신호 혼선 왜곡 성분이 없는 동위상 및 직각 위상 신호 I' 및 Q'가 각각 발생된다. 신호 I' 및 Q'는 자동 디고스팅 회로(34)에 인가된다. 예로, 앞서 참조된 미합중국 특허 또는 테딕 기사에 설명되어 있는 것과 비슷한 디고스팅 회로(34)는 다중 통로 왜곡 성분을 제거하여 그것의 출력 단자에 디고스트된 신호 I"를 제공하기 위해 I' 신호를 처리한다.
제7도는 검출기(630)로 사용하기에 적합한 복조 위상 에라 검출기의 블록 다이어그램이다. 제2도에 도시된 검출기는 수직 SYNC의 선단부 전후에서 취해진 Q 및 I의 샘플값 사이의 차를 나다내는 신호를 발생시키는 두개의 샘플 차 회로(700 및 730)를 포함한다. 회로(700 및 730)가 동일하므로 단지 회로(700)만 설명되어 있다.
신호 Q를 나타내는 디지탈 샘플들은 레지스터(710)의 데이타 입력부에 인가된다. 신호 VSYNC는 지연소자(716)에 인가되어, 시간 r만큼 지연된 다음 레지스더(710)의 클럭 입력 단자(CK)에 인가된다. 레지스터(710)는 VSYNC 펄스의 선단부에 일치하여 그것의 데이타 입력부에 인가된 샘플값을 로드하여, VSYNC 펄스의 차에 발생까지 이 샘플값을 홀드한다. 레지스터(710)에 의해 홀드된 샘플값은 감산기(718)의 제1입력 단자에 인가된다.
디지탈형 Q 신호는 또한 실제로 시간 2r와 같은 시간 지연을 제공하는 지연 소자(712)에 인가된다. 지연소자(712)에 의해 제공된 신호는 레지스터(714)에 인가되어 지연 소자(716)에 의해 제공된 지연 VSYNC신호에 의해 클럭된다. 레지스터(714)에 의해 홀드된 샘플값은 감산기(718)의 제2입력 단자에 인가된다. 감산기(718)는 레지스터(710)에 의해 홀드된 샘플값으로부터 레지스터(714)에 의해 홀드된 샘플값을 감산하여, 그 결과를 샘플 분할 회로(740)에 인가시킨다.
회로(700)에 의해 제공된 샘플값은 수직 SYNC(즉, 제4E도의 B'-A')의 선단부 전후의 Q 신호의 진폭 사이의 차이를 나타낸다. 회로(730)은 수직 SYNC(즉, 제4D도의 D'-C')의 선단부 전후의 I 신호 진폭 사이의 차이를 나타내는 감산기(728)로부터의 샘플값을 샘플 분할 회로(740)의 제2입력부에 제공한다.
샘플 분할 회로(740)에서, Q 샘플값(B'-A') 사이의 차이는 I 샘플값(D'-C') 사이의 차이로써 분할된다. 분할 회로(740)에 의해 제공되었고, 복조 위상 에러 검출기(630)(제6도)의 출력 신호에 대응하는 신호PE는 추출된 IF 반송파와 직접 IF 반송파를 분리하는 펄스각의 탄젠트와 실제로 같다. 이 신호는 분할기(540)로부터의 출력으로서 제5도에 관하여 상기 설명된 신호와 비슷하다. 인용 번호(1)-(10)도 비슷하게 적용된다. 신호 PE는 복합 멀티플렉서(628)에 인가되는 보정 신호 C1및 CQ를 발생시키는 ROM(632)에 인가된다.
복조 위상 에라 검출기(630)에 의해 제공된 신호 PE는 두개의 전달 함수 TCI및 TCQ를 제공하도록 프로그램된 ROM(632)의 어드레스 입력부에 인가된다. 전달 함수 TCI는 인가된 어드레스 코드의 아크탄젠트의 코사인과 같고, TCQ는 인가된 어드레스 코드의 아크탄젠트의 마이너스 사인과 같다. 어드레스 코드가 θ의 탄젠트와 같기 때문에, 전달 함수 TCI와 TCQ는 보정 신호 CI 및 CQ를 제공한다.
CI= cosθ (11)
CQ= -Sinθ (12)
이들 보정 신호와 동시 변조된 신호 I 및 Q는 동위상 및 직각 위상 신호에 각각 대응하는 실 및 허부를 각각 갖고 있는 두개의 복합 신호인 것으로 간주될 수 있다. 복합 멀티플렉서(628)는 실부 및 허부를 각각 갖고 있는 위상 보정된 복합 신호를 발생시키기 위하여 이들 두개의 복합 신호를 결합한다.
제8도는 복합 멀티플렉서(628)를 도시하는 블록 다이어그램이다. ADC(24)로부터의 디지탈 신호 Q는 종래의 디지탈 멀티플렉서(310)의 한 입력부에 인가된다. ROM(32)로부터의 디지탈 신호는 멀티플렉서(310)의 다른 입력부에 인가된다. 멀티플렉서(810)는 신호 Q와 CQ의 적을 형성하여 그 적을 감산기(814)의 한 입력부에 인가시킨다. 유사하게, 신호 I 및 CI의 적은 그 결과를 감산기(814)의 또다른 입력부에 인가시키는 멀티플렉서(812)에 의해 형성된다. 감산기(814)는 보정된 동위상 신호 I′를 발생시키기 위해 I 및 CI의 적으로부터 신호 Q 및 CQ의 적을 감산한다.
부가 멀티플렉서(816 및 818)는 I와 Q의 적과 Q와 CI의 적을 각각 형성한다. 멀티플렉서(816 및 818)의 출력 신호는 가산기(820)에 인가되어, 합산되므로써 보정된 직각 신호 Q′가 발생된다.
방정식 1, 2, 11 및 12를 사용하여, 복합 멀티플렉서(28)에 의해 제공된 신호 I' 및 Q′는 다음 방정식으로 설명될 수 있다.
I'=(i cosθ-g sinθ) cosθ-(i sinθ+q cosθ)(-sinθ) (13)
및
θ' =(i sinθ+q cosθ) cosθ+(i cosθ-q sinθ)(-sinθ) (14)
방정식(13)과 (14)를 전개해 보면
I'=i cosθ cosθ-q sinθ cosθ+i sinθ sinθ+q cosθ sinθ (15)
I' = i (cos2θ +sin2θ) (16)
I' = i (17)
θ'= i sinθ cosθ+q cosθ cosθ-i cosθ sinθ+q sinθ sinθ (18)
Q' = q (cos2θ + sin2θ ) (19)
θ' = q (20)
결과적으로, 복합 멀티플렉서(628)에 의해 발생된 신호 I′ 및 θ'의 직접 신호 성분은 임의 복조 위상 에라 왜곡 성분과 실제로 관계없게 된다.
Claims (10)
- 직접 반송파 신호와 지연된 직접 반송파 신호의 벡터합인 반송파 신호를 포함하는 래디오 주파수 텔레비젼 신호를 처리하기 위하여 직접 반송파 신호를 포함하는 직접 신호 성분과 지연된 직접 반송파 신호를 포함하는 지연된 직접 신호 성분을 갖고 있는 래디오 주파수 텔레비젼 신호를 인가시키는 입력 단자, 상기입력 단자에 결합되어 상기 주파수 텔레비젼 신호로부터 상기 반송파 신호를 추출하는 수단(14), 상기 반송파 신호 추출 수단에 결합되어 있으며, 상기 추출된 반송파 신호에 의해 결정된 주파수와 위상을 갖고 있는 발진 신호를 발생시키는 위상 고정 루프 회로(16)를 포함하며, 상기 위상 고정 루프 회로(16)는 상기 추출된 반송파 신호와 상기 발진 신호에 응답하여 상기 발진 및 추출된 반송파 신호 사이의 위상차를 나타내는 위상차 신호를 발생시키는 위상 비교기(310)를 구비하는 시스템에서 복조 위상 에라를 감소시키는 회로에 있어서, 상기 입력 단자에 결합되고 상기 래디오 주파수 텔레비젼 신호와 상기 발진 신호에 응답하여 직접 및 지연된 직접 신호 성분을 각각 갖고 있는 제1(I) 및 제2(Q) 베이스밴드 신호를 발생시키는 검출 수단(18,22)(그러나 상기 래디오 주파수 텔레비젼 신호에 의해 반송된 진폭 변조 정보를 나타내는 상기 제1 및 제2베이스밴드 신호의 직접 신호 성분은 상호 혼선 왜곡 성분을 포함할 수 있다). 상기 검출 수단(18,22)에 결합되고 상기 베이스밴드 신호중 적어도 하나에 응답하여, 상기 직접 반송파 신호와 상기 지연된 직접반송파 신호의 벡터합과 상기 직접 반송파 신호 사이의 위상차에 비례하는 위상 제어 신호를 발생시키는 수단(26:630), 및 상기 위상 제어 신호에 응답하여 실제로 감소된 혼선 왜곡 성분을 갖고 있는 변형된 제1베이스밴드 신호를 발생시키기 위해 상기 위상차 신호와 상기 제1베이스밴드 신호중 하나를 변형시키는 위상 보정 회로(312,316,318: 628,632)를 포함하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제1항에 있어서, 상기 위상 보정 회로는 가산기(312)와 전압 제어된 발진기(318)를 포함하며, 상기 위상 제어 신호를 상기 위상 제어 신호의 크기를 감소시키는 면에서 상기 발진 신호의 위상을 변화시키는 경향이 있는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제1항에 있어서, 상기 위상 보정 회로는 위상 보정 신호를 발생시키는 수단(632)과 상기 위상 보정신호와 상기 제1베이스밴드 신호를 결합시키는 수단(628)을 포함하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제1,2 또는 3항에 있어서, 상기 래디오 주파수 텔레비젼 신호는 주기 전이를 갖는 동기 신호 성분(VSYNC)를 포함하며, 상기 위상 제어 신호 발생 수단(26: 630)은 상기 제1 및 제2베이스밴드 신호에 응답하여 상기 주기 전이중 한 전이 바로 전후 시간에 상기 제2베이스밴드 신호의 값 사이의 차와 상기 주기중 한 주기 바로 전후 시간에 상기 제1베이스밴드 신호의 값 사이의 차의 비율에 비례하는 신호를 발생시키는 수단을 포함하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제3항에 있어서, 상기 위상 보정 신호 발생 수단(632)은 상기 위상 제어 신호에 응답하여 상기 직접 및 고스트 반송파 신호의 벡터합과 상기 직접 반송파 신호 사이의 위상차의 코사인에 비례하는 상기 위상보정 신호를 발생시키는 수단을 포함하며, 상기 결합 수단(628)은 상기 위상 보정 신호로 상기 제1베이스밴드 신호를 증배하는 수단(812)을 포함하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제3항에 있어서, 상기 위상 제어 신호는 상기 직접 및 고스트 반송파 신호의 벡터합과 상기 직접 반송파 신호 사이의 위상차의 탄젠트에 비례하며, 상기 위상 보정 신호 발생 수단(632)은 상기 위상차 신호에 응답하여 상기 위상차 신호로 표현된 위상차의 코사인과 사인에 각각 비례하는 상기 제1 및 제2위상 보정신호를 발생시키는 수단을 포함하고, 상기 결합 수단(628)은 제1 및 제2실 및 허 입력부와 실 및 허 출력부를 갖고 있으며, 상기 제1실 및 허 입력부는 상기 제1 및 제2베이스밴드 신호를 각각 수신하도록 연결되어 있고, 상기 제2실 및 허 입력부는 상기 제1 및 제2위상 보정 신호를 각각 수신하도록 연결되어 있고, 상기 실 및 허 출력부는 실제로 감소된 혼선 왜곡 성분을 갖는 상기 변형된 제1 및 제2베이스밴드 신호를 각각 제공하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제1항에 있어서, 상기 발생 수단(26)에 의해 발생된 상기 위상 제어 신호의 크기는 위상각에 비례하며, 그에 의해서 상기 발진 신호는 상기 직접 반송파 신호에 관련되는 직각 위상에 되지 않는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제1 또는 7항에 있어서, 상기 래디오 주파수 텔레비젼 신호는 수직 필드 동기 신호 성분(VSYNC)을 포함하고, 상기 위상 제어 신호 발생 수단(26)은 상기 수직 필드 동기 신호 성분에 대응하는 상기 검출 수단(18,22)에 의해 제공된 베이스밴드 신호의 성분에 응답하여 상기 위상 제어 신호를 발생시키는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제8항에 있어서, 상기 수직 필드 동기 신호 성분은 주기 전이를 포함하고 상기 위상 제어 신호 발생 수단(26)은, 상기 제2동기 검출 수단에 연결되어 상기 주기 전이중 한 전이의 바로 전 시간에 그리고 상기 주기 전이중 한 전이의 바로 후 시간에 상기 제2베이스밴드 신호에 대응하는 제1 및 제2 샘플을 발생시키는 샘플 및 홀드 수단(210,214), 및 상기 샘플 및 홀드 수단에 연결되어 상기 제1 및 제2 샘플 사이의 차에 비례하는 신호를 발생시키는 샘플 감산 수단(218)을 포함하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
- 제1항에 있어서, 상기 위상 고정 루프(16)는, 주파수 제어 신호에 응답하여 상기 발진 신호를 발생시키는 변수 발진기(318), 상기 변수 발진기 및 상기 반송파 신호 발생 수단에 결합되어 상기 발진 신호와 상기 추출된 반송파 신호 사이의 위상차에 비례하는 위상차 신호를 발생시키는 위상 비교 수단(310), 및 상기 위상 비교 수단에 결합되어 상기 변수 발진기에 대한 주파수 제어 신호를 발생시키기 위하여 상기 차이 신호와 상기 제어 신호를 결합시키는 수단(312)을 포함하는 것을 특징으로 하는 복조 위상 에라 감쇄 회로.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US868,113 | 1978-01-09 | ||
US06/868,113 US4686569A (en) | 1986-05-29 | 1986-05-29 | Circuitry for reducing demodulation phase error as for an automatic deghosting system |
US06/878,260 US4688096A (en) | 1986-06-25 | 1986-06-25 | Demodulation phase error compensation circuitry as for an automatic deghosting system |
US868113 | 1986-06-25 | ||
US878,260 | 1986-06-25 | ||
US878260 | 1986-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870011796A KR870011796A (ko) | 1987-12-26 |
KR950004103B1 true KR950004103B1 (ko) | 1995-04-25 |
Family
ID=27128036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870005316A KR950004103B1 (ko) | 1986-05-29 | 1987-05-28 | 복조 위상 에라 감쇄 회로 |
Country Status (7)
Country | Link |
---|---|
JP (1) | JP2627270B2 (ko) |
KR (1) | KR950004103B1 (ko) |
DE (1) | DE3718103A1 (ko) |
FR (1) | FR2599574B1 (ko) |
GB (1) | GB2191367B (ko) |
HK (1) | HK41395A (ko) |
SG (1) | SG28693G (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2287144B (en) * | 1994-02-23 | 1998-11-18 | Motorola Israel Ltd | A radio device and a single-frequency radio transponder |
DE4427018A1 (de) | 1994-07-29 | 1996-02-08 | Siemens Ag | Schaltungsanordnung zur Zwischenfrequenzdemodulation |
KR100311522B1 (ko) * | 1999-07-31 | 2001-10-18 | 서평원 | 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5199922A (ko) * | 1975-02-28 | 1976-09-03 | Matsushita Electric Ind Co Ltd | |
JPS535559A (en) * | 1976-07-05 | 1978-01-19 | Nec Corp | Synchronous demodulation system |
JPS5942518B2 (ja) * | 1976-12-24 | 1984-10-15 | ソニー株式会社 | 信号制御回路 |
FR2398423A1 (fr) * | 1977-07-22 | 1979-02-16 | Mitsubishi Electric Corp | Circuit d'annulation d'ondes fantomes |
JPS54150027A (en) * | 1978-05-18 | 1979-11-24 | Sony Corp | Television picture receiver |
US4374400A (en) * | 1981-06-16 | 1983-02-15 | Rca Corporation | Television ghost cancellation system with ghost carrier phase compensation |
US4703357A (en) * | 1985-12-24 | 1987-10-27 | Rca Corporation | Adaptive television deghosting system |
-
1987
- 1987-05-21 GB GB8712044A patent/GB2191367B/en not_active Expired - Fee Related
- 1987-05-27 JP JP62131039A patent/JP2627270B2/ja not_active Expired - Fee Related
- 1987-05-27 FR FR878707518A patent/FR2599574B1/fr not_active Expired - Fee Related
- 1987-05-28 KR KR1019870005316A patent/KR950004103B1/ko not_active IP Right Cessation
- 1987-05-29 DE DE19873718103 patent/DE3718103A1/de active Granted
-
1993
- 1993-03-18 SG SG286/93A patent/SG28693G/en unknown
-
1995
- 1995-03-23 HK HK41395A patent/HK41395A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3718103C2 (ko) | 1989-09-07 |
JPS62287781A (ja) | 1987-12-14 |
KR870011796A (ko) | 1987-12-26 |
JP2627270B2 (ja) | 1997-07-02 |
GB2191367A (en) | 1987-12-09 |
FR2599574A1 (fr) | 1987-12-04 |
HK41395A (en) | 1995-03-31 |
FR2599574B1 (fr) | 1990-08-31 |
SG28693G (en) | 1993-05-21 |
DE3718103A1 (de) | 1987-12-03 |
GB8712044D0 (en) | 1987-06-24 |
GB2191367B (en) | 1990-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5052050A (en) | Direct conversion FM receiver | |
US6133964A (en) | Digital demodulator and method therefor | |
US4514763A (en) | Sound signal and impulse noise detector for television receivers | |
KR950035391A (ko) | 고품위 텔레비젼 수신기에 있어서 기호 레이트의 약수에서 최종 중간 주파수 반송파를 갖는 디지탈잔류 측파대(vsb) 검출기 | |
US4353093A (en) | Impulse noise reduction system for TV receivers | |
JP2971028B2 (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
US4688096A (en) | Demodulation phase error compensation circuitry as for an automatic deghosting system | |
KR880001555B1 (ko) | 위상제어 재변조 장치를 가진 텔레비젼 다중상 삭제 시스템 | |
US4686569A (en) | Circuitry for reducing demodulation phase error as for an automatic deghosting system | |
US4929905A (en) | Synchronous demodulation circuit for a carrier-modulated television signal | |
KR950004103B1 (ko) | 복조 위상 에라 감쇄 회로 | |
JPS59171288A (ja) | Palテレビジョン信号復調回路 | |
KR870006774A (ko) | 다중 경로 왜곡 보정 시스템 | |
US5648823A (en) | Circuit configuration for intermediate frequency demodulation and device for video signal processing including the circuit | |
US5119199A (en) | Fm demodulator for video tape recorder | |
JP3578650B2 (ja) | キャリア同期回路及び直交復調回路及び混信波除去装置 | |
JPS6212288A (ja) | 位相同期ル−プ形fm復調器 | |
KR100463507B1 (ko) | 에이치디티브이의 타이밍 북구장치 | |
CA1212464A (en) | Television sound detection system using a frequency translation phase-locked loop | |
KR0145473B1 (ko) | 디지탈 잔류 측파대 변조 통신장치의 위상 트래킹 루프회로 | |
JP2576237B2 (ja) | 波形歪除去装置 | |
JPH0440173A (ja) | パルスノイズ除去回路 | |
JP2682852B2 (ja) | 位相同期ループ回路 | |
EP0431875A2 (en) | Energy dispersal signal adding apparatus and energy dispersal signal removing apparatus | |
JP2979326B2 (ja) | 4位相復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040318 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |