KR950003279B1 - Current sink of diff amplifier - Google Patents
Current sink of diff amplifier Download PDFInfo
- Publication number
- KR950003279B1 KR950003279B1 KR1019930003948A KR930003948A KR950003279B1 KR 950003279 B1 KR950003279 B1 KR 950003279B1 KR 1019930003948 A KR1019930003948 A KR 1019930003948A KR 930003948 A KR930003948 A KR 930003948A KR 950003279 B1 KR950003279 B1 KR 950003279B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- source
- terminal
- sink
- nmos transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
제1도는 종래의 CMOS 차동증폭기 회로도.1 is a conventional CMOS differential amplifier circuit diagram.
제2도는 본 발명에 따른 CMOS 차동증폭기 블럭도.2 is a CMOS differential amplifier block diagram in accordance with the present invention.
제3도는 본 발명에 따른 CMOS 차동증폭기 회로도.3 is a CMOS differential amplifier circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
M11 및 M12, M31 내지 M33, M36 및 M37, M40 및 M41 : NMOS 트랜지스터MMOS and M12, M31 to M33, M36 and M37, M40 and M41: NMOS transistors
M13 및 M14, M34 및 M35, M38 및 M39 : PMOS 트랜지스터M13 and M14, M34 and M35, M38 and M39: PMOS transistors
R31 및 R32 : 저항 G1 및 G2 : 인버터R31 and R32: resistors G1 and G2: inverter
N11 내지 N13, N31 내지 N39 : 노드N11 to N13, N31 to N39: nodes
본 발명은 전원전압 변동에 대응하여 동작되는 차동증폭기의 커런트 싱크에 관한 것이다.The present invention relates to a current sink of a differential amplifier that operates in response to fluctuations in power supply voltage.
종래의 기술에 의한 상보형 모스(CMOS) 차동증폭기 회로를 제1도를 통하여 살펴보면, 도면에서 M11 및 M12는 NMOS 트랜지스터, M13 및 M14는 PMOS 트랜지스터, N11 내지 N13는 노드를 각각 나타낸다.A complementary MOS differential amplifier circuit according to the prior art will be described with reference to FIG.
도면에 도시된 바와 같이 종래의 상보형 모스(CMOS) 차동증폭기 PMOS 트랜지스터 M13, M14로 이루어진 커런트 미러(Current Mirror)와, 자료입력을 받아들이는 소오스 커플 페어(Source-Coupled Pair) NMOS 트랜지스터 M11, M12와, 전류 ISS를 구동하는 커런트 싱크(Current Sink)로 구성된다.As shown in the figure, a current mirror consisting of conventional complementary MOS differential amplifiers PMOS transistors M13 and M14 and a source-coupled pair NMOS transistor M11 and M12 that accept data input. And a current sink for driving the current I SS .
그러나 노드 N13이 접지(Ground)에 직접 접속되어 있어 외부전압 VCC에 '하이(High)'값이 걸릴 경우 차동증폭기의 증폭도가 너무커져 빠른 속도의 논리회로에는 부적합하다.However, if the node N13 is directly connected to ground, and the external voltage V CC is 'high', the amplification of the differential amplifier is too large, which is not suitable for a high speed logic circuit.
또한 외부전압 VCC에 '로우(Low)'값이 걸릴 경우 MOS 트랜지스터 M11 내지 M14는 포화(Saturation) 상태에서 동작하지 못한다.In addition, when the external voltage V CC takes a 'low' value, the MOS transistors M11 to M14 may not operate in saturation.
따라서 종래 차동증폭기는 동작전원 전압범위를 2.7 내지 5.7볼트까지 광범위한 동작대역을 갖는 제품에 효율적으로 동작할 수 없는 문제점이 따랐다.Therefore, the conventional differential amplifier has a problem that it can not operate efficiently in the product having a wide operating band of the operating power supply voltage range from 2.7 to 5.7 volts.
상기 문제점을 해결하기 위하여 안출된 본 발명을 전원전압 변화를 감지하여 생성되는 신호에 의해 구동되는 빠른 속도의 차동증폭기의 커런트 싱크를 제공하는데 그 목적이 있다.An object of the present invention to solve the above problems is to provide a current sink of a high speed differential amplifier driven by a signal generated by detecting a change in power supply voltage.
상기 목적을 달성하기 위하여 본 발명은, 제1, 제2 PMOS 트랜지스터로 이루어지는 커런트 미러와, 제1, 제2 NMOS 트랜지스터로 이루어지는 소오스 커플 페어와, 커런트 싱크로 이루어지는 차동증폭기에 전압 변화를 감지하여 광범위한 동작대역을 갖도록 상기 소오스 커플 페어를 이루는 NMOS 트랜지스터의 소오스 단자에 연결되는 차동증폭기의 커런트 싱크에 있어서, 상기 소오스 커플 페어의 소오스 단자에 연결되는 게이트 단자 및 드레인 단자, 접지되는 소오스 단자로 구성된 제3 NMOS 트랜지스터와, 상기 소오스 커플 페어의 소오스 단자에 연결되는 드레인 단자, 커런트 싱크회로를 구동시키는 구동 전압에 연결되는 게이트 단자, 접지되는 소오스 단자로 구성된 제4 NMOS 트랜지스터를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a wide range of operation by sensing a voltage change in a current mirror composed of first and second PMOS transistors, a source couple pair composed of first and second NMOS transistors, and a differential amplifier composed of current sinks. In a current sink of a differential amplifier connected to a source terminal of an NMOS transistor constituting the source couple pair so as to have a band, a third NMOS including a gate terminal and a drain terminal connected to a source terminal of the source couple pair, and a source terminal grounded And a fourth NMOS transistor comprising a transistor, a drain terminal connected to a source terminal of the source couple pair, a gate terminal connected to a driving voltage for driving a current sink circuit, and a source terminal being grounded.
이하 첨부된 도면 제2도 및 제3도를 참조하여 본 발명을 상세히 살펴보면, 도면에서 M31 내지 M33, M36 및 M37, M40 및 M41은 NMOS 트랜지스터, M34 및 M35, M38 및 M39는 PMOS 트랜지스터, G1 및 G2는 게이트, N11 내지 N13, N31 내지 N37은 노드를 각각 나타낸다.Hereinafter, the present invention will be described in detail with reference to FIGS. 2 and 3 of the accompanying drawings. In the drawings, M31 to M33, M36 and M37, M40 and M41 are NMOS transistors, M34 and M35, M38 and M39 are PMOS transistors, G1 and G2 represents a gate, N11 to N13, and N31 to N37 represent nodes, respectively.
먼저, 제2도는 본 발명을 이용한 CMOS 차동증폭기 블럭도로서 VLOW값을 출력하는 전압감지회로(21)와 상기 VLOW값과 기준전압 VREF값을 비교하여 VSINK값을 출력하는 전압비교기(22)와, 상기 VSINK에 의해 커런트 싱크가 제어되는 차동증폭기(23)로 구성되어 있음을 보여준다.First, the voltage comparator for outputting the V SINK value, by comparing the V LOW value and the reference voltage V REF value and the voltage detection circuit 21 that outputs a V LOW value and also a CMOS differential amplifier block with the invention turns 2 ( 22) and a differential amplifier 23 in which current sink is controlled by V SINK .
그리고, 제3도는 본 발명을 이용한 CMOS 차동증폭기 상세 회로도로서, 블럭 단위별로 상기 구성의 회로동작을 살펴보면 다음과 같다.3 is a detailed circuit diagram of a CMOS differential amplifier using the present invention. The circuit operation of the above configuration for each block unit is as follows.
먼저, 상기 전압감지회로부(21)는 외부 전압(VCC)이 '하이(High)' 상태에서만 전압이 분배되도록 외부 전압(VCC)에 연결되는 게이트 단자, 전압을 분배시키는 분배저항(R31, R32)과 연결되는 드레인 단자, 접지되는 소오스 단자를 갖는 제5 NMOS 트랜지스터(M31)로 이루어지는데, MOS 트랜지스터 M31이 "온(ON)"되어 외부 전압 VCC와 접지 사이에 전류가 흐르면 저항 R31과 R32가 전압분배기 역할을 하게 되어, VLOW값이 외부전압 VCC에 따라 전압분배된 값을 갖게 된다.First, the voltage sensing circuit unit 21 has a gate terminal connected to the external voltage V CC so that the voltage is distributed only when the external voltage V CC is 'high', and a distribution resistor R31 for distributing the voltage. And a fifth NMOS transistor M31 having a drain terminal connected to R32 and a source terminal grounded. When the MOS transistor M31 is "ON" and a current flows between the external voltage V CC and ground, R32 acts as a voltage divider so that the V LOW value is divided by the external voltage V CC .
이때 VLOW와 VCC간의 비 (Ratio)는 VCC값과 VREF값을 고려하여 저항 R31, R32의 크기를 조정함으로써 결정한다.At this time, the ratio between V LOW and V CC is determined by adjusting the sizes of the resistors R31 and R32 in consideration of the V CC value and the V REF value.
그리고 상기 전압비교기(32) 제3, 제4 PMOS 트랜지스터(M34, M35)를 갖는 커런트 미러와, 제6, 제7 NMOS 트랜지스터(M32, M33)를 갖는 소오스 커플 페어와 상기 소오스 커플 페어(M32, M33)의 제1트랜지스터(M32)에는 상기 전압감지회로부(21)의 출력 전압이 게이트 단자에 걸리고, 제7 NMOS 트랜지스터(M33)에는 기준 전압 VREF가 게이트 단자에 걸려 상기 제6 NMOS 트랜지스터(M32)의 드레인 단자에의 출력 전압을 버퍼링(buffering)하는 인버터(G1, G2)로 구성된다.And a current mirror pair having the third and fourth PMOS transistors M34 and M35 of the voltage comparator 32, a source couple pair having the sixth and seventh NMOS transistors M32 and M33, and the source couple pair M32, An output voltage of the voltage sensing circuit 21 is applied to a gate terminal of the first transistor M32 of M33, and a reference voltage V REF is applied to the gate terminal of the seventh NMOS transistor M33 to provide the sixth NMOS transistor M32. Inverters G1 and G2 for buffering the output voltage to the drain terminal.
따라서 상기 전압비교기(22)는 상기 VLOW값과 기준전압 VREF값을 비교하여 출력하는데 기준전압 VREF가 상기 VLOW보다 작은 경우에는 NMOS 트랜지스터 M33보다 M32로 전류흐름이 많아져서 노드 N33 전압이 "로우"값을 갖게되고, 반면에 VREF가 VLOW보다 큰 경우에는 NMOS 트랜지스터 M32보다 M33으로 전류의 흐름이 많아져서 노드 N33 전압은 '하이' 값을 유지하게 된다.Accordingly, the voltage comparator 22 compares the V LOW value with the reference voltage V REF and outputs the reference voltage. When the reference voltage V REF is less than the V LOW , the current flow increases to M32 than the NMOS transistor M33 so that the node N33 voltage is increased. If V REF is greater than V LOW , the current flows to M33 more than NMOS transistor M32, so that node N33 voltage maintains a high value.
한편, 게이트 G1 및 G2는 전체 칩(Chip)에서 사용되는 차동증폭기(23)의 갯수 및 라인로드(Line Load)에 기인하는 부하량에 따라 노드 N33 구동능력을 증가시키는데 사용된다.On the other hand, the gates G1 and G2 are used to increase the node N33 driving capability according to the number of differential amplifiers 23 used in the entire chip and the amount of load due to the line load.
상기 설명과 같이 하이 VCC에서 VSINK는 '로우' 상태이고 로우 VCC에서 VSINK는 '하이' 상태이다.In the high V CC, as described above SINK V is 'low' state and at a low V CC V SINK is the "high" state.
끝으로, 차동증폭기(23)는 제1, 제2 PMOS 트랜지스터(M38, M39)로 이루어지는 커런트 미러(current mirror)와, 제1, 제2 NMOS 트랜지스터로(M36, M37) 이루어지는 소오스 커플 페어(source coupled pair)와, 상기 소오스 커플 페어의 소오스 단자에 연결되는 게이트 단자 및 드레인 단자, 접지되는 소오스 단자로 구성된 제3 NMOS 트랜지스터(M41) 및 상기 소오스 커플 페어의 소오스 단자에 연결되는 드레인 단자, 커런트 싱크회로를 구동시키는 구동 전압(VSINK)에 연결되는 게이트 단자, 접지되는 소오스 단자로 구성된 제4 NMOS 트랜지스터(M40)로 이루어진다.Finally, the differential amplifier 23 includes a current mirror composed of the first and second PMOS transistors M38 and M39, and a source couple pair composed of the first and second NMOS transistors M36 and M37. coupled pair, a gate terminal and a drain terminal connected to the source terminals of the source couple pair, a third NMOS transistor M41 including a source terminal grounded and a drain terminal connected to the source terminal of the source couple pair, and current sink The fourth NMOS transistor M40 includes a gate terminal connected to a driving voltage V SINK driving a circuit and a source terminal grounded.
이렇게 하여 구성된 차동증폭기(23)는 하이 VCC에서 VSINK값은 '로우'값을 가지므로 커런트 싱크의 MOS 트랜지스터 M40은 '오프(off)'되고 MOS 트랜지스터 M41이 동작되어 노드 N39를 1/3 VCC전압값으로 유지시켜 빠른 속도 로직(Logic)에 적합하게 하여주며 로우 VCC에서 VSINK값이 '하이'이므로 MOS 트랜지스터 M40이 '온(ON)'되어 노드 N39 전압을 접지 레벨로 떨어뜨려 M36 내지 M39 MOS 트랜지스터를 포화(Saturation) 상태에서 동작시키게 된다.The differential amplifier 23 configured in this way has a V SINK value of 'low' at high V CC so that the MOS transistor M40 of the current sink is 'off' and the MOS transistor M41 is operated to 1/3 the node N39. It maintains the V CC voltage value, making it suitable for high-speed logic. Since the V SINK value is 'high' at low V CC , the MOS transistor M40 is 'on', bringing the node N39 voltage down to ground level. The M36 to M39 MOS transistors are operated in a saturation state.
상기와 같은 커런트 싱크를 가지고 형성된 차동증폭기는 전원전압 변화에 대응하여 전압이득 빛 넓은 동작대역을 조절할 수 있어 빠른 속도의 논리 소자를 구성할 수 있는 효과가 있다.The differential amplifier formed with the current sink as described above can adjust a wide operating band of voltage-gain light in response to a change in power supply voltage, thereby making it possible to construct a high-speed logic device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930003948A KR950003279B1 (en) | 1993-03-15 | 1993-03-15 | Current sink of diff amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930003948A KR950003279B1 (en) | 1993-03-15 | 1993-03-15 | Current sink of diff amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940023008A KR940023008A (en) | 1994-10-22 |
KR950003279B1 true KR950003279B1 (en) | 1995-04-07 |
Family
ID=19352219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930003948A KR950003279B1 (en) | 1993-03-15 | 1993-03-15 | Current sink of diff amplifier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950003279B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100416168B1 (en) * | 2001-10-23 | 2004-01-24 | 페어차일드코리아반도체 주식회사 | Power amplifier |
KR100662517B1 (en) * | 2005-03-15 | 2006-12-28 | 한양대학교 산학협력단 | Operational trans-conductance amplifier using current sink |
-
1993
- 1993-03-15 KR KR1019930003948A patent/KR950003279B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940023008A (en) | 1994-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4584492A (en) | Temperature and process stable MOS input buffer | |
US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
US4410813A (en) | High speed CMOS comparator circuit | |
US6759876B2 (en) | Semiconductor integrated circuit | |
EP0472202B1 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
US5973549A (en) | Semiconductor device having input buffer with reduced bias voltage variations and low power consumption | |
US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
US5493235A (en) | Programmable and stable threshold CMOS inverter | |
US5864245A (en) | Output circuit with overvoltage protection | |
KR950003279B1 (en) | Current sink of diff amplifier | |
JPH0677804A (en) | Output circuit | |
JPH05129922A (en) | Semiconductor integrated circuit device | |
JP2000330657A (en) | Semiconductor device | |
KR950024211A (en) | Bi-CMOS level conversion circuit of semiconductor integrated circuit and data output buffer using same | |
JPH11326398A (en) | Voltage detection circuit | |
JPH08293745A (en) | Cmis differential amplifier circuit | |
JPH0536280A (en) | Semiconductor integrated device | |
KR100242469B1 (en) | High speed cross coupling amplifier | |
JP2927112B2 (en) | Test circuit | |
JP3052039B2 (en) | Input amplifier circuit | |
JP2984362B2 (en) | Output circuit | |
JPH07154216A (en) | Voltage comparator | |
KR100210843B1 (en) | Clock signal input buffer | |
KR0147469B1 (en) | Output noise decreasing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080320 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |