KR950002173B1 - 반도체 장치의 폴리실리콘 증착방법 - Google Patents
반도체 장치의 폴리실리콘 증착방법 Download PDFInfo
- Publication number
- KR950002173B1 KR950002173B1 KR1019910007779A KR910007779A KR950002173B1 KR 950002173 B1 KR950002173 B1 KR 950002173B1 KR 1019910007779 A KR1019910007779 A KR 1019910007779A KR 910007779 A KR910007779 A KR 910007779A KR 950002173 B1 KR950002173 B1 KR 950002173B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- situ
- gas
- step coverage
- sih
- Prior art date
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 230000008021 deposition Effects 0.000 claims description 9
- 238000011065 in-situ storage Methods 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229910007264 Si2H6 Inorganic materials 0.000 abstract 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 6
- 238000001179 sorption measurement Methods 0.000 description 5
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000607 poisoning effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 1실시예에 따라 비도핑(Undoped) 폴리실리콘과 인시투 도핑(In-situ doped) 폴리실리콘을 교대로 증착하는 슬라이싱법(Slicing)을 설명하기 위한 도면.
제 2 도 a - d는 박막 폴리실리콘의 증착공정도.
제 3 도는 Si2H6가스 및 SiH4가스의 특성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1, 3, 5 : 비도핑 폴리실리콘 2, 4 : 인시투도핑 폴리실리콘
6 : 박막폴리실리콘 7 : SOG
본 발명은 반도체 장치의 제조공정에 관한것으로, 특히 반도체 장치의 스텝 커버리지를 개선하기 위한 반도체 장치의 폴리실리콘 증착방법에 관한것이다. 반도체 장치의 제조시 도핑방법으로는 확산도핑, 이온주입도핑, 인시투도핑으로 있으며, (표1)에 그 특성을 나타내었다.
[표 1]
(표1)에서 알수 있는 바와 같이 확산도핑은 고온 공정과 도펀트 균일성이 좋지 않아 64메가 디램급 이상의디바이스에서 고온 공정으로 인한 얕은 정션에 위배되며, 이온주입공정은 복잡한 구조에 사용할 수 없으며 손상을 없애기 위해 고온의 어닐링 공정이 요구된다.
따라서 64메가급 이상이 고집적 소자에서는 종전보다 단차가 더욱 심하고 복잡한 구조를 요구하게 되므로 이온주입도핑도 결국 사용하기 어렵게 된다.
그러나 인시투 도핑은 상술한 단점이 보완된 것으로 64메가급 이상의 고집적 소자에 필수적으로 이용될 것은 이미 알려져 있지만 도펀트를 동시에 주입함으로써 스텝 커버리지의 저하를 초래하여 이를 개선시키고자 활발한 연구가 진행중에 있다.
종래의 인시투도핑 폴리실리콘은 실리콘 소오스(Source)로서 SiH4가스를 도펀트 소오스로써 PH3가스를 사용하여 LPCVD(Low Pressure Chemical Vapour Deposition)법으로 중착시켰다.
그러나, 이와같은 소오스를 사용할 경우 두께 및 도펀트 균일성이 저하되며 성장율도 낮아 실제 사용시 문제점을 나타내었다.
그 이유는 PH3가스의 분해온도(약 375℃)가 SiH4가스의 분해온도(약 500℃) 보다 낮아져 PH3가스가 쉽게 분해되어 흡착위치(Adsorption Site)를 먼저 점령하여 실리콘의 흡착을 방해하는 포이스닝(Poisoning) 효과 때문이다.
따라서, 도펀트 및 두께의 균일성이 좋지 않게 된다.
반면에, 실리콘 소오스로써 Si2H6가스를 사용할 경우 Si2H6가스의 분해온도(약 400℃)가 PH3가스의 분해온도와 비슷하여 경쟁흡착(Competitional Adsorption)이 심하지 않으면 흡착되는 실리콘이 SiH4가스의 경우보다 2배가 많기 때문에 두께 및 도펀트의 균일성이 매우 좋으며 성장율도 높다.
그러나 이와같이 인시투 도핑 방법을 채택할 경우 스텝 커버리지 특성이 비도핑 폴리실리콘 보다 나쁘기 때문에 64메가급 이상의 고집적 소자에서 요구되는 복잡하고 단차가 심한 구조에서는 사용하기 어려우며, 이에따라 인시투 도핑을 실시할 경우 스텝 커버리지 특성을 개선시키는 것이 급선무이다.
본 발명은 이와같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 실리콘 소오스의 특성을 이용하여 스텝커버리지를 개선시켜 반도체 장치의 폴리실리콘 중착방법을 제공하는 것이다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
인시투 도핑 폴리시릴콘의 LPCVD시스텝에서 스텝커버리지를 개선시킬수 있는 방안을 고려하면, 첫째 도펀트양, 즉 PH3양을 줄이는 것으로 종횡비가 그 이상인 경우 실험적으로 Si2H6가스를 사용한 비도핑 폴리실리콘의 스텝커버리지는 70-85%이며 Si2H6가스를 사용한 비도핑 폴리실리콘의 스텝커버리지는 85-90%이며 SiH4가스를 사용한 비도핑 폴리실리콘의 스텝커버리즈는 85-95%이므로 이에따라 도펀트 양을 줄일수록 스텝커버리지를 개선시킬수 있음을 알수 있다.
둘째, 증착온도를 증가시키는 것으로 표면 반응 조절영역에서 증착온도가 증가할수록 표면이주가 증가하여 스텝커버리지가 개선된다.
예를 들어, SiH4의 경우는 500-620℃가 가장 바람직하며 Si2H6의 경우는 480-530℃가 바람직하다.
셋째, 증착압력을 낮추는 것으로 평균 자유 행정(Mean Free Path) L=10-3/P(여기서, P는 압력을 나타냄)에서 증착압력이 감소할 수록 평균 자유 행정이 증가하여 스텝 커버리지가 개선되게 된다.
넷째, 폴리실리콘의 증착이전에 기판물질의 스텝커버리지가 포지티브 슬롭(Positive Solp)을 갖게 하면 개선된 스텝커버리지를 얻을 수 있게 된다.
상술한 4가지 스텝커버리지 개선방안을 고려하여 본 발명을 설명한다.
제 1 도는 비도핑 폴리실리콘과 인시투 도핑 폴리실리콘을 교대로 증착시키는 본 발명의 슬라이싱법을 설명하기 위한 도면으로, 비도핑 SiH4가스 또는 Si2H6소오스를 사용한 폴리실리콘의 스텝커버리지가 우수하기 때문에 이 특성을 최대로 이용하여 도시한 바와같이 비도핑 폴리실리콘(11)과 인시투 폴리실리콘(2)을 교대로 증착시킨다.
이에따라 인시투 도핑 폴리실리콘만 증착하였을 경우보다 스텝 커버리지 특성을 개선시킬수 있다.
즉, 70%의 스텝 커버리지 특성을 85%의 스텝커버리지 특성으로 향상시킬 수 있다.
이와같이 고대로 도핑할 경우는 비도핑 폴리실리콘(1, 3, 5)과 인시투 도핑 폴리실리콘(2, 4)을 상대적으로 비교했을때, 비도핑 폴리실리콘(1, 3, 5)의 두께는 두껍게하고, 인시투 도핑 폴리실리콘(2, 4)의 두께는 최대로 얇게하며, 도펀트 농도는 다량주입하는 것으로 폴리실리콘 전체의 스텝 커버리지를 개선할 수 있다.
더욱이, 이와같이 교대로 도핑하는 것을 계속적으로 반복할수록, 즉 두께를 얇게하여 반복할수록 효과를 증대시킬수 있게 된다.
특히, 반복될때 마다 인시투 도핑 폴리실리콘(2, 4)의 두께는 점점 얇게 한다.
즉, 첫번째 인시투 도핑 폴리실리콘(2)보다 두번째 인시투 도핑 폴리실리콘의 두께가 얇도록 형성한다.
제 2 도a -d는 박막폴리실리콘의 증착공정도를 나타낸 것으로, 우선 제 2 도a에 도시한 바와같이 폴리실리콘(6)을 고온에서 증착시킨다.
여기서, 고온에서 증착하는 이유는 강한(111) 우선 방위를 갖도록 함이다.
그후, 제 2 도b c와 같이 그위에 SOG(Spin On Glass)(7)를 코팅하고 SOG(7)를 오버에칭하여 포지티브 슬롭을 갖도록 한후 제 2 도d와 같이 SOG(7)을 제거하면 포지티브 슬롭을 갖는 (111)우선방위의 박막 폴리실리콘(6)을 얻을수 있게 된다.
이러한 박막 폴리실리콘(6)은 입구에서 포지티브 슬롭을 유지함으로써 오버행(Overhang)을 방지할 수 있으며, (111) 우선 성장조건을 이용하여 증착시킴으로써 이후의 인시투 폴리실리콘의 증착시 우선적인 핵생성위치(Preferrential Nucleation Site)로 작용하여 흡착억제를 방지하여 주기 때문에 접합한 스텝 커버리지를 얻을 수 있다.
제 3 도는 Si2H6및 SiH4가스의 특성을 나타낸 그래프로서, 도시한 바와 같이 T dep(증착온도)≤ Tc(임계온도)인 경우에 SiH4는 스텝 커버리지가 Si2H6보다 양호하지만 PH3와 함께 인시투 도핑시 성장율 현저히 감소하고 도펀트 균일성도 불량하게 된다.
또한, Si2H6는 스텝 커버리지가 SiH4보다 낮으나 인시투 도핑시 성장율이 비도핑 폴리실리콘에 비해 떨어지지 않고 도펀트 균일성이 우수하다.
한편, T dep ≥ Tc인 경우에 SiH4는 스텝 커버리지가 Si2H6에 비해 우수하지만 인시투 도핑시 PH3의 분해가 더욱 활성화되어 우선적인 흡착에 의해 포이스닝 효과가 발생하여 두께 및 도펀트 균일성이 나빠지게 된다.
또한, Si2H6는 스텝 커버리지가 SiH4보다 낮지만 인시투 도핑시 두께 및 도펀트 균일성이 우수하다.
따라서, SiH4, 와 Si2H6는 서로 상방된 특성을 갖고 있으므로 SiH4가스와 Si2H6가스를 동시에 주입할 경우 서로 상호 보완작용을 할 수 있어 스텝 커버리지 특성을 개선시킬 수 있게 된다.
이상 설명한 바와같이, 본 발명에 따르면 비도핑 폴리실리콘과 인시투도핑 폴리실리콘을 번갈아서 연속적으로 폴리실리콘을 증착시킴으로써 인시투 도핑만을 사용할 경우보다 스텝 커버리지를 개선시킬수 있다.
또한, 실리콘 소오스로 SiH4및 Si2H6가스를 인시투 도핑에 도시에 사용함으로써 SiH4만을 사용할 경우보다 성장율 및 두께, 도펀트 균일도를 개선시킬 수 있다.
더욱이, 강한(111) 우선방위를 갖는 박막 폴리실리콘을 증착하여 포지티브 슬롭을 가짐으로써 오버행을 방지할 수 있게 개선된 스텝 커버리지를 갖는 폴리실리콘층을 얻을 수 있는 효과가 있다.
Claims (7)
- 폴리실리콘층을 형성할 반도체 표면상에 비도핑 폴리실리콘과 인시투 도핑 폴리실리콘의 순서로 계속 반복해서 증착하여 상기 폴리실리콘층을 형성시키는 반도체 장치의 폴리실리콘 증착방법.
- 제 1 항에 있어서, 상기 비도핑 폴리실리콘의 증착은 실리콘 소오스로 SiH4가스를 사용한 것을 특징으로 하는 반도체 장치의 폴리실리콘 증착방법.
- 제 1 항에 있어서, 상기 인시투 도핑 폴리실리콘의 증착은 실리콘 소오스 SiH4가스를 사용한 것을 특징으로 하는 반도체 장치의 폴리실리콘 증착방법.
- 제 1 항에 있어서, 비도핑 폴리실리콘은 상기 인시투 도핑 폴리실리콘의 두께보다 상대적으로 두껍게 증착시키는 것을 특징으로 하는 반도체 장치의 폴리실리콘 증착방법.
- 제 1 항에 있어서, 인시투 도핑 폴리실리콘을 계속적으로 반복증착할때, 반복될때마다 상기 인시투 도핑 폴리실리콘의 두께는 점점 얇게 형성함을 특징으로 반도체 장치의 폴리실리콘 증착방법.
- 제 1 항에 있어서, 상기 비도핑 폴리실리콘의 증착은 폴리실리콘을 고온에서 증착시키는 공정과, 그위에 SOG을 코팅하고 오버에칭하는 공정과, 상기 SOG을 제거하는 공정으로 이루어짐을 특징으로 하는 반도체 장치의 폴리실리콘 증착방법.
- 제 1 항에 있어서, 상기 인시투 도핑 폴리실리콘의 증착은 실리콘 소오스로 SiH1, Si2H6가스를 사용함을 특징으로 하는 반도체 장치의 폴리실리콘 증착방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007779A KR950002173B1 (ko) | 1991-05-14 | 1991-05-14 | 반도체 장치의 폴리실리콘 증착방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007779A KR950002173B1 (ko) | 1991-05-14 | 1991-05-14 | 반도체 장치의 폴리실리콘 증착방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022386A KR920022386A (ko) | 1992-12-19 |
| KR950002173B1 true KR950002173B1 (ko) | 1995-03-14 |
Family
ID=19314422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910007779A KR950002173B1 (ko) | 1991-05-14 | 1991-05-14 | 반도체 장치의 폴리실리콘 증착방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002173B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498715B1 (ko) * | 1996-05-23 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체소자의절연막형성방법 |
| KR100294282B1 (ko) * | 1998-08-20 | 2001-10-26 | 황인길 | 폴리실리콘게이트제조방법 |
-
1991
- 1991-05-14 KR KR1019910007779A patent/KR950002173B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022386A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873205A (en) | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric | |
| US7923322B2 (en) | Method of forming a capacitor | |
| US7528424B2 (en) | Integrated circuitry | |
| US5767558A (en) | Structures for preventing gate oxide degradation | |
| US20060289902A1 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| US20070238316A1 (en) | Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film | |
| US6277681B1 (en) | Process to produce ultrathin crystalline silicon nitride on Si(111) for advanced gate dielectrics | |
| US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
| KR102163383B1 (ko) | 실리사이드 형성을 위한 방법들 | |
| US6635556B1 (en) | Method of preventing autodoping | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| US6420729B2 (en) | Process to produce ultrathin crystalline silicon nitride on Si (111) for advanced gate dielectrics | |
| KR950002173B1 (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
| KR20020037337A (ko) | 결정질 질화 실리콘 형성 방법 | |
| CN1612325A (zh) | 半导体器件的制造方法 | |
| US6664198B1 (en) | Method of forming a silicon nitride dielectric layer | |
| KR0184942B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| EP0321746A1 (en) | Method for providing bridge contact between regions separated by a thin dielectric | |
| KR20060075953A (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100668821B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JPH07221302A (ja) | 半導体装置の製造方法 | |
| JPH02142188A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| KR20040096340A (ko) | 반도체 소자의 콘택 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |