Claims (5)
입력되는 영상신호를 보간하는 보간부와, 이 보간부에 의해 보간된 영상신호와 원래의 영상신호를 선택적으로 출력하는 스위치로 되어 비월주사되어 수신된 신호를 순차주사신호로 처리하는 비월주사신호의 순차주사신호로의 변환회로에 있어서, 입력되는 영상신호의 수직고역성분을 추출하는 수직대역필터와, 상기 수직대역필터에 연결되며, 이 수직대역필터의 출력의 이득을 조정하여 고역성분을 피킹하는 이득조정기와 ; 상기 수직대역필터에 연결되며, 이 수직대역필터의 수직고역성분을 1H딜레이된 영상신호에서 감산하여 수직저역성분을 출력하는 감산기와 ' 상기 이득조정기 및 감산기에 연결되며, 이 이득조정기와 감산기의 출력을 가산하여 피킹된 원래의 영상신호를 상기 보간부 및 스위치로 출력하는 가산기를 포함하여 구성되는 비월주사신호의 순차주사신호로의 변환회로.An interpolation section for interpolating an input video signal, and a switch for selectively outputting the interpolated video signal and the original video signal, and interlaced scanning signals for interlaced scanning received signals as sequential scan signals. A circuit for converting a sequential scan signal, comprising: a vertical band filter for extracting a vertical high frequency component of an input video signal, and a vertical band filter connected to the vertical band filter to adjust the gain of the output of the vertical band filter to peak a high frequency component Gain regulator; A subtractor connected to the vertical band filter and subtracting a vertical high pass component of the vertical band filter from a 1H delayed video signal to output a vertical low pass component, and connected to the gain adjuster and the subtractor. And an adder for outputting the picked original video signal to the interpolation section and the switch, to convert the interlaced scan signal into a sequential scan signal.
제 1 항에 있어서, 상기 대여통과필터(20)는, 영상신호 입력단으로부터 입력되는 영상신호를 -1/4배 증폭하는 제1 -1/4 증폭기와 ; 상기 영상신호 입력단으로부터 입력되는 영상신호를 1H 딜레이시키는 제 1 라인 메모리와 ; 상기 제 1 라인 메모리의 출력을 1/2배 증폭하는 1/2 증폭기와 ; 상기 제 1 라인 메모리의 출력을 1H 딜레이시키는 제 2 라인 메모리와 ; 상기 제 2 라인 메모리의 출력을 -1/4배 증폭하는 제2 -1/4 증폭기와 ; 상기 제1 및 제2 -1/4 증폭기와 1/2 증폭기의 출력을 가산하는 가산기로 구성되는 비월주사신호의 순차주사신호로의 변환회로.2. The rental filter of claim 1, further comprising: a first -1/4 amplifier for amplifying the video signal input from the video signal input terminal by -1/4 times; A first line memory which delays the video signal inputted from the video signal input terminal by 1H; A half amplifier for amplifying the output of the first line memory by a factor of half; A second line memory for delaying the output of the first line memory by 1H; A second -1/4 amplifier amplifying the output of the second line memory by -1/4 times; A circuit for converting interlaced scan signals into sequential scan signals comprising an adder for adding outputs of the first and second -1/4 amplifiers and 1/2 amplifiers.
제 1 항에 있어서, 별도의 노이즈 체킹 블록에서 검출된 노이즈 팩터를 이용하여 이득 조정기의 값을 노이즈에 적응적으로 변환시키도록 구성되는 비월주사신호의 순차주사신호로의 변환회로The circuit of claim 1, wherein the interlaced scan signal is converted into a progressive scan signal configured to adaptively convert a value of a gain adjuster to noise using a noise factor detected in a separate noise checking block.
제 1 항과 제 3 항에 있어서, 이득 조정기와 값은 1∼3의 범위를 갖는 것을 특징으로 하는 비월주사신호의 순차주사신호로의 변환회로.4. The circuit according to claim 1 or 3, wherein the gain adjuster and the value have a range of 1 to 3.
제 3 항에 있어서, 노이즈 성분이 많으면 이득 조정기의 값(G)를 1호하고, 노이즈 성분이 작으면 이득 조정기의 값을 3으로 하는 것을 특징으로 하는 비월주사신호의 순차주사신호로의 변환회로.4. The conversion circuit of the interlaced scan signal into a sequential scan signal according to claim 3, wherein the value G of the gain adjuster is set to 1 when there are many noise components, and the value of the gain adjuster is set to 3 when the noise component is small. .
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.