Claims (20)
기판의 절연면상에 제공되고 소오스와 드레인 영역을 구비하는 아일랜드 반도체 영역과; 반도체 영역위를 횡단하는 게이트 전극을 포함하며; 상기 반도체 영역은 그 모서리 부분에서 게이트 전극 밑에 위치되고 소오스와 드레인 영역의 것과 반대 위치된 도전성 형태를 가진 주변 부분을 구비하는 것을 특징으로 하는 반도체 장치.An island semiconductor region provided on an insulating surface of the substrate and having a source and a drain region; A gate electrode traversing over the semiconductor region; And wherein the semiconductor region has a peripheral portion having a conductive shape positioned at a corner thereof under the gate electrode and opposite the source and drain regions.
제1항에 있어서, 상기 반도체 영역은 테이퍼진 모서리를 갖느 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein said semiconductor region has a tapered edge.
제1항에 있어서, 상기 주변 부분은 0.05 내지 5㎛의 폭을 갖는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the peripheral portion has a width of 0.05 to 5 μm.
제1항에 있어서, 상기 주변 부분은 산소, 탄소 및 질소로 구성된 기(group)로 부터 선택된 적어도 한개의 요소를 함유하는 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 1, wherein the peripheral portion contains at least one element selected from a group consisting of oxygen, carbon and nitrogen.
제1항에 있어서, 상기 주변 부분은 1×1015내지 3×1018㎝-3의 밀도로 P형 불순물과 N형 불순물의 한개를 함유하는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the peripheral portion contains one of a P-type impurity and an N-type impurity at a density of 1 × 10 15 to 3 × 10 18 cm -3 .
아일랜드 반도체 영역을 형성하는 단계와; 한개의 도전성 형태를 가진 불순물을 상기 반도체 영역의 적어도 주변 부분내로 선택적으로 유입시키는 단계와; 상기 부분을 통하여 반도체 영역 위를 횡단하는 게이트 전극을 형성하는 단계와; 마스크로서 게이트 전극을 사용하는 자기 정렬 방식(self-aligning manner)으로 상기 반도체 영역내로 상기 한 도전성 현태의 대향 위치된 도전성 형태를 가진 불순물을 유입하여 상기 반도체 영역에 소오스 및 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.Forming an island semiconductor region; Selectively introducing impurities with one conductive form into at least a peripheral portion of the semiconductor region; Forming a gate electrode across the semiconductor region through the portion; Introducing an impurity having an oppositely positioned conductive form of the conductive state into the semiconductor region in a self-aligning manner using a gate electrode as a mask to form source and drain regions in the semiconductor region; A semiconductor device forming method comprising the.
제6항에 있어서, 상기 소오스 및 드레인 영역 형성 단계에서 수행되는 불순물의 유입은 상기 한 도전성 형태를 가진 불순물의 유입보다 더 큰 도핑으로 수행되는 것을 특징으로 하는 반도체 장치 형성 방법.7. The method of claim 6, wherein the inflow of impurities performed in the source and drain region forming step is performed with a greater doping than the inflow of impurities having the one conductive form.
기판상에 비결정질 상태의 반도체 물질을 가진 아일랜드 반도체 영역을 형성하는 단계와; 상기 반도체 영역의 주변 구역내로 상기 반도체 장치의 소오스 및 드레인 영역의 것과 반대 위치 도전성 형태를 가진 불순물을 유입하는 단계과; 광으로 반도체 영역을 조사(irradiating)하여 반도체 영역을 결정(crystallizing)시키는 단계와; 상기 반도체 영역 위를 횡단하는 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 형성 방법.Forming an island semiconductor region having a semiconductor material in an amorphous state on the substrate; Introducing impurities into a peripheral region of the semiconductor region, the impurities having a conductive form opposite to that of the source and drain regions of the semiconductor device; Irradiating the semiconductor region with light to crystalliz the semiconductor region; Forming a gate electrode traversing the semiconductor region.
제8항에 있어서, 상기 광은 레이저 광 또는 레이저 광과 평등한 광인 것을 특징으로 하는 반도체 장치 형성 방법.The method of claim 8, wherein the light is laser light or light equal to the laser light.
제8항에 있어서, 상기 기판은 200 내지 450℃의 온도까지 가열되는 것을 특징으로 하는 반도체 장치 형성 방법.The method of claim 8, wherein the substrate is heated to a temperature of 200 to 450 ° C. 10.
비단일 결정 반도체 막의 표면상에 직접적으로 또는 간접적으로 마스킹 물질을 형성하는 단계와; 포토리소크래피 방법을 상요하여 아일랜드 내로 마스킹 물질을 패터닝하는 단계와; 건식 에칭 방법 또는 습식 에칭 방법을 사용하는 패턴 마스킹 물질에 따르는 아일랜드 내로 반도체 막을 에칭하는 단계와; 반도체 막상에 제공되는 패턴 마스킹 물질을 가진 N형 또는 P형 불순물의 가속도로 반도체 막을 조사하는 단계와; 상기 반도체 막 위를 횡단하는 게이트 전극을 형성하는 단계를 포함하는 것으을 특징으로 하는 반도체 장치 형성 방법.Forming a masking material directly or indirectly on the surface of the non-single crystal semiconductor film; Patterning the masking material into the island using a photolithographic method; Etching the semiconductor film into an island according to the pattern masking material using a dry etching method or a wet etching method; Irradiating the semiconductor film with acceleration of N-type or P-type impurities having a pattern masking material provided on the semiconductor film; Forming a gate electrode traversing the semiconductor film.
제11항에 있어서, 상기 반도체 막은 테이퍼진 모서리를 갖는 것을 특징으로 하는 반도체 장치 형성 방법.12. The method of claim 11, wherein the semiconductor film has tapered edges.
제12항에 있어서, N형 또는 P형의 불순물로서 반도체 막에 동일 영역내로 산소, 탄소 및 질소로 구성된 기로부터 선택된 적어도 한 개 요소를 유입하는 단계도 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.13. The method of claim 12, further comprising introducing at least one element selected from the group consisting of oxygen, carbon, and nitrogen into the same region into the semiconductor film as an N-type or P-type impurity.
제13항에 있어서, 상기 유입 단계는 상기 조사 단계의 전휴에 또는 동시에 수행되는 것을 특징으로 하는 반도체 장치 형성 방법.The method of claim 13, wherein the inflow step is performed before or simultaneously with the irradiation step.
기판상에 제공된 활성 행렬 회로와; 상기 활성 행렬 회로를 운영하기 위한 기판상에 제공된 회로를 포함하며; 상기 활성 행렬 회로의 트랜지스터의 반도체막은 상기 소오스와 드레인 영역의 것에 대향 위치된 도전성 형태를 가진 불순물을 함유하는 모서리 부분 및 소오스와 드레인 영역을 구비하고, 상기 트랜지스터는 상기 모서리 부분을 횡단하는 게이트전극을 구비하는 것을 특징으로 하는 회로.An active matrix circuit provided on the substrate; Circuitry provided on a substrate for operating said active matrix circuitry; The semiconductor film of the transistor of the active matrix circuit has a corner portion containing an impurity having a conductive form located opposite to that of the source and drain regions and a source and drain region, and the transistor includes a gate electrode crossing the corner portion. A circuit comprising:
제15항에 있어서, 상기 반도체 막은 테이퍼진 모서리를 갖는 것을 특징으로 하는 회로.16. The circuit of claim 15 wherein the semiconductor film has tapered edges.
제15항에 있어서, 상기 모서리 부분은 0.05 내지 5㎛의 폭을 갖는 것을 특징으로 하는 회로.The circuit of claim 15 wherein the edge portion has a width of 0.05 to 5 μm.
제15항에 있어서, 상기 모서리 부분은 산소, 탄소 및 질소로 이루어진 기로부터 선택된 적어도 한 개의 요소를 함유하는 것을 특징으로 하는 회로.16. The circuit of claim 15 wherein the edge portion contains at least one element selected from the group consisting of oxygen, carbon and nitrogen.
아일랜드 반도체 영역과; 반도체 영역위를 횡단하는 게이트 전극을 포함하며; 상기 반도체 영역은 불순물 영역의 것에 대향 위치된 도전성 형태를 갖고 반도체 영역 사이에 게이트 전극 아래에 제공된 영역과 불순물 영역을 구비하는 것을 특징으로 하는 트랜지스터.An island semiconductor region; A gate electrode traversing over the semiconductor region; And wherein the semiconductor region has a conductive form opposed to that of an impurity region and has an impurity region and a region provided below the gate electrode between the semiconductor regions.
제19항에 있어서, 상기 반도체 영역은 페이퍼진 모서리를 갖는 것을 특징으로 하는 트랜지스터.20. The transistor of claim 19 wherein the semiconductor region has a papered edge.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.