KR940017062A - 반도체집적회로의 워드라인 승압회로 및 그 제어회로 - Google Patents

반도체집적회로의 워드라인 승압회로 및 그 제어회로 Download PDF

Info

Publication number
KR940017062A
KR940017062A KR1019920023380A KR920023380A KR940017062A KR 940017062 A KR940017062 A KR 940017062A KR 1019920023380 A KR1019920023380 A KR 1019920023380A KR 920023380 A KR920023380 A KR 920023380A KR 940017062 A KR940017062 A KR 940017062A
Authority
KR
South Korea
Prior art keywords
word line
circuit
array
spare
memory
Prior art date
Application number
KR1019920023380A
Other languages
English (en)
Other versions
KR950008673B1 (ko
Inventor
이영택
최종현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920023380A priority Critical patent/KR950008673B1/ko
Priority to JP30516093A priority patent/JP3674874B2/ja
Priority to US08/161,851 priority patent/US5404330A/en
Publication of KR940017062A publication Critical patent/KR940017062A/ko
Application granted granted Critical
Publication of KR950008673B1 publication Critical patent/KR950008673B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체집적회로에서 특히 워드라인 승압회로 및 그 제어회로에 관한 것으로, 본 발명은 소정의 로우어드레스에 동기된 제 1 메모리쎌 어레이블럭 또는 제 2 메모리쎌 어레이블럭을 선택하는 블럭선택정보가 입력되는 워드라인 승압제어회로를 구비하고, 상기 워드라인 승압제어회로에 의해서 제 1 워드라인전압과 제 2 워드라인전압을 선택적으로 출력하는 워드라인 승압회로 및 그 제어회로를 실현하므로서, 워드라인의 로딩을 최소화할 수 있어 데이타 엑세동작의 고속화 및 그 신뢰성을 향상시킬 수 있다.

Description

반도체집적회로의 워드라인 승압회로 및 그 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a), (b)는 본 발명에 의한 워드라인 승압회로 및 제어회로가 구비된 워드라인 승압방식을 보여준 블럭다이아그램, 제3도는 본 발명에 의한 워드라인 승압제어회로의 일 실시예, 제4도(a), (b), (c)는 본 발명에 의한 워드라인 승압제어회로의 다른 실시예, 제5도는 워드라인 로딩이 변화할시에 워드라인 승압제어회로가 구비되는 경우와 구비되지 않은 경우의 워드라인 승압회로의 출력특성을 보여주는 파형도, 제6도는 본 발명에 의한 워드라인 승압회로 및 제어회로가 스페어 워드라인에 적용한 것을 보여주는 블럭다이아그램, 제7도는 제6도의 워드라인 승압제어회로의 상세회로도, 및 제8도는 제7도에 따른 제6도에서의 워드라인 전압레벨의 출력특성을 보여주는 파형도이다.

Claims (15)

  1. 메모리 쎌을 각각 다수개로 저장하는 제1 및 제2메모리 쎌 어레이와, 상기 제1메모리 쎌 어레이의 메모리 쎌을 선택하는제1로우디코더와, 상기 제2메모리 쎌 어레이의 메모리 쎌을 선택하는 제2로우디코더와, 상기 제1 및 제2로우디코더에 각각 연결되어 소정의 메모리 쎌의 액세스동작시 메모리 쎌 데이타의 원활한 액세스를 위하여 전원전압 이상의 승압된 전압을 출력하는 워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기워드라인 승압회로에 연결되고 상기 제1메모리쎌 어레이나 제2메모리 쎌 어레이를 선택하는 블럭선택정보를입력하여, 상기 블럭선택정보에 의해 상기 제1 및 제2메모리 쎌 어레이가 동시에 선택되는 경우와 상기 제1및 제2메모리 쎌 어레이가 서로 독립적으로 선택되는 경우에 상기 워드라인 승압회로의 출력레벨을 다르게 조절함을 특징으로 하는 워드라인 승압제어회로.
  2. 제1항에 있어서, 상기 워드라인 승압제어회로가, 상기 블럭선택정보를 입력하는 패스트랜지스터와, 상기 패스트랜지스터의 채널에 게이트가 연결되고 상기 워드라인 승압회로의 출력단에 채널의 일단이 연결되는 풀다운트랜지스터와, 상기 풀다운트랜지스터의 채널의 타단과 접지전압단 사이에 접속되어 상기 풀다운트랜지스터의 채널에 흐르는 전류는 방전시키위한 캐패시터로 이루어짐을 특징으로 하는 워드라인 승압제어회로.
  3. 제1항 또는 제2항에 있어서, 상기 워드라인 승압제어회로가, 상기 제1 및 제2메모리 쎌 어레이중 하나의 어레이만 선택되는 경우에는 상기 워드라인 승압회로의 출력전압레벨을 감소시키고, 상기 제1 및 제2메모리 쎌 어레이가 모두 선택되는경우에는 상기 워드라인 승압회로의 출력레벨을 그대로 출력하게 함을 특징으로 하는 워드라인 승압제어회로.
  4. 각각 다수개의 메모리 쎌을 저장하는 다수개의 노멀 메모리 쎌 어레이와, 상기 다수개의 노멀 메모리 쎌 어레이의 적어도하나 이상에 구비되고 메모리 쎌을 저장하는 다수개의 엑스트라 쎌 어레이를 각각 가지고, 소정의 로우어드레스의 디코딩에 의해 상기 다수개의 노멀 메모리 쎌 어레이의 메모리 쎌이나 상기 엑스트라 쎌 어레이의 메모리 쎌을 선택하는 반도체집적회로에 있어서, 상기 로우어드레스에 동기되어 상기 노멀 메모리 쎌 어레이나 상기 엑스트라 쎌 어레이를 선택하는블럭선택정보가 입력되는 워드라인 승압제어회로를 구비하고, 상기 워드라인 승압제어회로에 의해서 전압레벨이 서로 다른 제1 워드라인전압과 제2 워드라인전압을 선택적으로 출력함을 특징으로 하는 워드라인 승압회로.
  5. 제4항에 있어서, 상기 워드라인 승압제어회로가, 상기 워드라인 승압회로의 출력신호를 직접 입력하는 제1입력과 상기 워드라인 승압회로의 출력에 지연수단을 삽입하여 입력하는 제2입력과 상기 블럭선택정보를 입력하는 제3입력을 각각 입력으로 하는 논리수단과, 상기 논리수단과 상기 워드라인 승압회로의 출력신호에 각각 연결되어 상기 논리수단의 출력신호에 따라 상기 워드라인 승압회로의 출력신호의 전압레벨을 선택적으로 방전시키기 위한 풀다운수단으로 이루어짐을 특징으로 하는 워드라인 승압회로.
  6. 제4항 또는 제5항에 있어서, 상기 제1 워드라인전압이 상기 제2 워드라인전압보다 더 높은 전압이며, 상기 제1 워드라인전압은 상기 노멀 메모리 쎌 어레이와 상기 엑스트라 쎌 어레이가 동시에 선택될시에 출력되는 신호이고 상기 제2 워드라인전압은 상기 노멀 메모리 쎌 어레이만 선택될시에 출력되는 신호임을 특징으로 하는 워드라인 승압회로.
  7. 다수개의 메모리 쎌을 저장하는 노멀 메모리 쎌 어레이와, 상기 노멀 메모리 쎌 어레이에 인접하여 구비되고 메모리 쎌을저장하는 다수개의 엑스트라 쎌 어레이와, 소정의 로우어드레스를 디코딩하여 상기 노멀 메모리 쎌 어레이나 상기 엑스트라 쎌 어레이에 저장된 메모리 쎌의 선택을 구동하는 로우디코더와, 상기 로우디코더에 출력단이 연결되어 칩 외부에서공급되는 전원전압이상의 승압전압을 출력하는 워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기 워드라인 승압회로의 출력단에 연결되고, 상기 로우어드레스에 동기되어 상기 노멀 메모리 쎌 어레이블럭이나 상기 엑스트라 쎌 어레이를 선택하는 블럭선택정보가 입력되어, 상기 워드라인 승압회로로의 출력전압을 서로 전압레벨이 다른 제1 워드라인전압과 제2 워드라인전압으로 선택적으로 출력되게 제어함을 특징으로 하는 워드라인 승압제어회로.
  8. 제7항에 있어서, 상기 워드라인 승압제어회로가, 상기 워드라인 승압회로의 출력신호를 직접 입력하는 제1입력과 상기 워드라인 승압회로의 출력에 지연수단을 삽입하여 입력하는 제2입력과 상기 블럭선택정보를 입력하는 제3입력을 각각 입력으로 하는 논리수단과, 상기 논리수단의 출력신호와 상기 워드라인 승압회로의 출력신호에 각각 연결되어 상기 논리수단의 출력신호의 제어에 의해 상기 워드라인 승압회로의 출력신호의 전압레벨을 선택적으로 방전시키기 위한 풀다운수단으로 이루어짐을 특징으로 하는 워드라인 승압제어회로.
  9. 제7항 또는 제8항에 있어서, 상기 제1워드라인전압이 상기 제2워드라인전압보다 더 높은 전압이며, 상기 제1워드라인전압은 상기 노멀 메모리 쎌 어레이와 상기 엑스트라 쎌 어레이가 동시에 선택될시에 출력되는 신호이고 상기 제2 워드라인전압은 상기 노멀 메모리 쎌 어레이만 선택될시에 출력되는 신호임을 특징으로 하는 워드라인 승압제어회로.
  10. 주기억수단으로서의 메모리 쎌을 저장하는 노멀 메모리 쎌 어레이와, 보조기억수단으로서의 스페어 쎌을 저장하는 스페어쎌 어레이를 각각 가지는 반도체집적회로에 있어서, 상기 노멀 메모리 쎌 어레이에 연결되어 상기 노멀 메모리 쎌 어레이내의 워드라인의 전압레벨을 승압시키는 노멀용 워드라인 승압회로와, 상기 스페어 쎌 어레이에 연결되어 상기 스페어 쎌어레이내의 메모리 쎌의 워드라인의 전압레벨을 승압시키는 스페어용 워드라인 승압회로와, 상기 스페어 워드라인의 출력단에 형성되어 스페어 워드라인의 로딩에 상관없이 일정한 전압레벨을 공급할 수 있도록 제어하는 스페어 워드라인 승압제어회로를 각각 구비함을 특징으로 하는 워드라인 승압회로.
  11. 제10항에 있어서, 상기 스페어 워드라인 승압제어회로가 캐패시터로 이루어짐을 특징으로 하는 워드라인 승압회로.
  12. 제10항에 있어서, 상기 스페어 워드라인 승압제어회로가 상기 스페어용 워드라인 승압회로의 출력단에 입력측이 접속되는엔모오스 다이오드임을 특징으로 하는 워드라인 승압회로.
  13. 주기억수단으로서의 메모리 쎌을 저장하는 노멀 메모리 쎌 어레이와, 보조기억수단으로서의 스페어 쎌을 저장하는 스페어쎌 어레이와, 상기 노멀 메모리 쎌 어레이에 연결되어 상기 노멀 메모리 쎌 어레이의 워드라인을 구동하는 노멀 로우디코더와, 상기 스페어 쎌 어레이에 연결되어 상기 스페어 쎌 어레이의 스페어 워드라인을 구동하는 스페어 로우디코더와, 상기 노멀 로우디코더에 연결되어 상기 노멀 메모리 쎌 어레이내의 워드라인의 전압레벨을 승압시키는 노멀용 워드라인 승압회로와, 상기 스페어 로우디코더에 연결되어 상기 스페어 쎌 어레이내의 워드라인의 전압레벨을 승압시키는 스페어용워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기 스페어용 워드라인 승압회로의 출력단에 연결되어 상기 스페어 워드라인에 걸리는 전압레벨을 일정한 전압레벨을 공급될 수 있도록 제어함을 특징으로 하는 스페어 워드라인 승압제어회로.
  14. 제13항에 있어서, 상기 워드라인 승압제어회로가 상기 스페어 워드라인 승압회로의 출력단과 접지전압단 사이에 형성되는캐패시터로 이루어짐을 특징으로 하는 워드라인 승압제어회로.
  15. 제13항에 있어서, 상기 스페어 워드라인 승압제어회로가 상기 스페어용 워드라인 승압회로의 출력단에 입력측이 접속되는엔모오스 다이오드임을 특징으로 하는 워드라인 승압제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920023380A 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로 KR950008673B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920023380A KR950008673B1 (ko) 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로
JP30516093A JP3674874B2 (ja) 1992-12-05 1993-12-06 半導体集積回路のワード線昇圧回路及びその制御回路
US08/161,851 US5404330A (en) 1992-12-05 1993-12-06 Word line boosting circuit and control circuit therefor in a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023380A KR950008673B1 (ko) 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로

Publications (2)

Publication Number Publication Date
KR940017062A true KR940017062A (ko) 1994-07-25
KR950008673B1 KR950008673B1 (ko) 1995-08-04

Family

ID=19344790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023380A KR950008673B1 (ko) 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로

Country Status (3)

Country Link
US (1) US5404330A (ko)
JP (1) JP3674874B2 (ko)
KR (1) KR950008673B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351054B1 (ko) * 2000-06-13 2002-09-05 삼성전자 주식회사 승압 전압 레벨 안정화 회로를 구비한 반도체 메모리장치
KR100347355B1 (ko) * 1996-05-28 2002-10-25 오끼 덴끼 고오교 가부시끼가이샤 승압회로및그구동방법
KR100546175B1 (ko) * 1998-10-28 2006-04-14 주식회사 하이닉스반도체 로오 리페어장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006377B1 (ko) * 1993-11-17 1996-05-15 삼성전자주식회사 반도체 메모리장치의 워드라인 로딩 보상 회로
US5724286A (en) * 1994-12-14 1998-03-03 Mosaid Technologies Incorporated Flexible DRAM array
KR0172333B1 (ko) * 1995-01-16 1999-03-30 김광호 반도체 메모리 장치의 전원 승압 회로
JPH09128966A (ja) * 1995-10-31 1997-05-16 Nec Corp ダイナミック型半導体記憶装置
KR100320610B1 (ko) * 1997-12-24 2002-04-22 박종섭 반도체메모리장치
US6215708B1 (en) * 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
US7864597B2 (en) * 2004-11-29 2011-01-04 Stmicroelectronics, Inc. Method and circuit for controlling generation of a boosted voltage in devices receiving dual supply voltages
US10878646B2 (en) 2005-12-08 2020-12-29 Smartdrive Systems, Inc. Vehicle event recorder systems
US20070150138A1 (en) 2005-12-08 2007-06-28 James Plante Memory management in event recording systems
US9201842B2 (en) 2006-03-16 2015-12-01 Smartdrive Systems, Inc. Vehicle event recorder systems and networks having integrated cellular wireless communications systems
US8996240B2 (en) 2006-03-16 2015-03-31 Smartdrive Systems, Inc. Vehicle event recorders with integrated web server
US20070257782A1 (en) * 2006-05-08 2007-11-08 Drivecam, Inc. System and Method for Multi-Event Capture
US9836716B2 (en) * 2006-05-09 2017-12-05 Lytx, Inc. System and method for reducing driving risk with hindsight
US8373567B2 (en) * 2006-05-08 2013-02-12 Drivecam, Inc. System and method for identifying non-event profiles
US7536457B2 (en) * 2006-05-08 2009-05-19 Drivecam, Inc. System and method for wireless delivery of event data
US20070268158A1 (en) * 2006-05-09 2007-11-22 Drivecam, Inc. System and Method for Reducing Driving Risk With Insight
US7804426B2 (en) * 2006-05-08 2010-09-28 Drivecam, Inc. System and method for selective review of event data
US7659827B2 (en) * 2006-05-08 2010-02-09 Drivecam, Inc. System and method for taking risk out of driving
US20080043736A1 (en) * 2006-08-18 2008-02-21 Drivecam, Inc. Data Transfer System and Method
US8314708B2 (en) * 2006-05-08 2012-11-20 Drivecam, Inc. System and method for reducing driving risk with foresight
US8649933B2 (en) 2006-11-07 2014-02-11 Smartdrive Systems Inc. Power management systems for automotive video event recorders
US8989959B2 (en) 2006-11-07 2015-03-24 Smartdrive Systems, Inc. Vehicle operator performance history recording, scoring and reporting systems
US8868288B2 (en) 2006-11-09 2014-10-21 Smartdrive Systems, Inc. Vehicle exception event management systems
US8239092B2 (en) 2007-05-08 2012-08-07 Smartdrive Systems Inc. Distributed vehicle event recorder systems having a portable memory data transfer system
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8634264B2 (en) * 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
US9728228B2 (en) 2012-08-10 2017-08-08 Smartdrive Systems, Inc. Vehicle event playback apparatus and methods
US9501878B2 (en) 2013-10-16 2016-11-22 Smartdrive Systems, Inc. Vehicle event playback apparatus and methods
US9610955B2 (en) 2013-11-11 2017-04-04 Smartdrive Systems, Inc. Vehicle fuel consumption monitor and feedback systems
US8892310B1 (en) 2014-02-21 2014-11-18 Smartdrive Systems, Inc. System and method to detect execution of driving maneuvers
US9663127B2 (en) 2014-10-28 2017-05-30 Smartdrive Systems, Inc. Rail vehicle event detection and recording system
US11069257B2 (en) 2014-11-13 2021-07-20 Smartdrive Systems, Inc. System and method for detecting a vehicle event and generating review criteria
US9679420B2 (en) 2015-04-01 2017-06-13 Smartdrive Systems, Inc. Vehicle event recording system and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247480A (en) * 1989-05-02 1993-09-21 Kabushiki Kaisha Toshiba Electrically erasable progammable read-only memory with nand cell blocks
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347355B1 (ko) * 1996-05-28 2002-10-25 오끼 덴끼 고오교 가부시끼가이샤 승압회로및그구동방법
KR100546175B1 (ko) * 1998-10-28 2006-04-14 주식회사 하이닉스반도체 로오 리페어장치
KR100351054B1 (ko) * 2000-06-13 2002-09-05 삼성전자 주식회사 승압 전압 레벨 안정화 회로를 구비한 반도체 메모리장치

Also Published As

Publication number Publication date
US5404330A (en) 1995-04-04
KR950008673B1 (ko) 1995-08-04
JP3674874B2 (ja) 2005-07-27
JPH06203554A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
KR940017062A (ko) 반도체집적회로의 워드라인 승압회로 및 그 제어회로
KR100510483B1 (ko) 반도체 메모리장치의 워드라인 드라이버
US6141262A (en) Boosting circuit with boosted voltage limited
KR910002029B1 (ko) 반도체기억장치
US5781498A (en) Sub word line driving circuit and a semiconductor memory device using the same
EP0776012B1 (en) Data read circuit of nonvolatile semiconductor memory device
US6046956A (en) Semiconductor device, word line driver circuit and word line driving method
KR920013456A (ko) 반도체 기억장치
KR19980081111A (ko) 다이나믹형 메모리
US5818790A (en) Method for driving word lines in semiconductor memory device
US5282171A (en) Semiconductor memory device having a word driver
US6201745B1 (en) Semiconductor memory device with redundant row substitution architecture and a method of driving a row thereof
KR960006377B1 (ko) 반도체 메모리장치의 워드라인 로딩 보상 회로
US6097636A (en) Word line and source line driver circuitries
US6088275A (en) Semiconductor memory device operating at a low level power supply voltage
JP2003016793A (ja) 半導体記憶装置用アドレス回路及びｘデコーダと半導体記憶装置
US6111792A (en) Non-volatile semiconductor memory device for selective cell flash erasing/programming
US6229755B1 (en) Wordline driving apparatus in semiconductor memory devices
US6587366B2 (en) Ferroelectric memory device and method for operating ferroelectric memory device
US6414888B2 (en) Semiconductor storage device having burn-in mode
JP4475762B2 (ja) 階層型列デコーダを有する単一電源電圧不揮発性記憶装置
US5999479A (en) Row decoder for nonvolatile memory having a low-voltage power supply
US20060012400A1 (en) Electric potential switching circuit, flash memory with electric potential switching circuit, and method of switching electric potential
US5455799A (en) Circuit which provides power on reset disable during a test mode
KR100238868B1 (ko) 스트레스를 줄인 워드라인 구동관련회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee