KR940016914A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940016914A KR940016914A KR1019920026224A KR920026224A KR940016914A KR 940016914 A KR940016914 A KR 940016914A KR 1019920026224 A KR1019920026224 A KR 1019920026224A KR 920026224 A KR920026224 A KR 920026224A KR 940016914 A KR940016914 A KR 940016914A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- gate insulating
- gate electrode
- amorphous silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000010409 thin film Substances 0.000 title abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 6
- 239000011521 glass Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 TFT-LCD용 박막트랜지스터 제조방법에 관한 것으로, 게이트 전극의 스텝커버리지를 개선하기 위한 것이다.
종래에는 게이트 전극(2)이 형성된 유리기판(1) 위에 게이트 절연막(3), 비정질 실리콘(4), n+ 비정질 실리콘(5)을 증착하고 활성영역을 패터닝한 뒤 소오스/드레인 전극(7,8)을 형성하였기 때문에 게이트 전극(2)에 단차가 생겨 층간의 쇼트가 일어났다.
본 발명은 게이트 전극(2)이 패터닝된 유리기판(1) 위에 제 1 게이트 절연막(3a)을 증착하고 플라즈마 장치에서 게이트 전극(2)을 접지시키고 상부전극(11)에 높은 전압을 인가하여 게이트 전극(2) 상측에 드라이 에치 이온을 집중시켜 식각한다.
그러면 게이트 전극(2) 상부에 제 1 게이트 절연막(3a)이 빨리 식각되어 평탄화를 이룬다.
그 다음 통상의 방법대로 제 2 게이트 절연막(3b), 비정질 실리콘(4), n+비정질 실리콘(5), 소오스/드레인 전극(7,8)을 형성한다. 따라서 층간 쇼트 가능성이 없고 수율이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 5 도는 본 발명의 제 1 도 A-A' 선상의 단면도, 제 6 도는 본 발명의 제 1 도 B-B' 선상의 단면도, 제 7 도는 본 발명의 제 1 도 C-C' 선상의 단면도, 제 8 도는 본 발명에 따른 플라즈마 드라이 에치 설명도, 제 9 도는 본 발명에 따른 플라즈마 장치 설명도.
Claims (1)
- 게이트 전극(2)에 패터닝 된 유리기판(1)에 제1 게이트 절연막(3a)을 증착하는 공정과, 플라즈마 장치에서 게이트 전극(2)을 접지시키고 상부전극(11)에 높은 전압을 인가하여 게이트 전극(2) 상측의 제 1 게이트 절연막에 건식식각이온을 집중시키는 공정과, 제 1 게이트 절연막(3a)을 식각하여 평탄화 하는 공정과, 제 1 게이트 절연막(3a)위에 제 2 게이트 절연막(3b), 비정질 실리콘(4), n+비정질 실리콘(5)을 차례로 증착하는 공정과, 활성영역을 정의하고 소오스/드레인 전극(7,8)을 형성하는 공정을 포함하여 구성됨을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026224A KR100290918B1 (ko) | 1992-12-29 | 1992-12-29 | 박막트랜지스터제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026224A KR100290918B1 (ko) | 1992-12-29 | 1992-12-29 | 박막트랜지스터제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940016914A true KR940016914A (ko) | 1994-07-25 |
KR100290918B1 KR100290918B1 (ko) | 2001-10-24 |
Family
ID=37525908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920026224A KR100290918B1 (ko) | 1992-12-29 | 1992-12-29 | 박막트랜지스터제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100290918B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020091705A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시소자의 제조방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100490042B1 (ko) * | 1997-10-09 | 2005-09-15 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판및그제조방법 |
KR20000015171A (ko) * | 1998-08-27 | 2000-03-15 | 김영환 | 박막 트랜지스터 액정표시소자의 게이트 절연막 형성방법 |
-
1992
- 1992-12-29 KR KR1019920026224A patent/KR100290918B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020091705A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100290918B1 (ko) | 2001-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100345527B1 (ko) | 일단계의 광석판 인쇄 공정으로 드레인과 소오스를형성시키는 자기 정렬된 박막 트랜지스터의 제조 방법 | |
US4715930A (en) | Process for producing by sloping etching a thin film transistor with a self-aligned gate with respect to the drain and source thereof | |
KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
JPS59208783A (ja) | 薄膜トランジスタ | |
JPH0640550B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
US11676888B2 (en) | Semiconductor devices | |
KR970059797A (ko) | 액정표시장치의 제조방법 | |
KR0130197B1 (ko) | 비정질 실리콘 박막 트랜지스터 | |
KR950021728A (ko) | 박막트랜지스터 제조방법 | |
KR940016914A (ko) | 박막트랜지스터 제조방법 | |
JPH05182983A (ja) | 薄膜トランジスタの製造方法 | |
JPS6430272A (en) | Thin film transistor | |
US20200328364A1 (en) | Organic semiconductor transistors | |
JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
KR960012640B1 (ko) | Tft 제조방법 | |
JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
KR980006514A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR100260357B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR970006253B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
JPS63158875A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 12 |
|
EXPY | Expiration of term |