KR940010511B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR940010511B1
KR940010511B1 KR1019910002302A KR910002302A KR940010511B1 KR 940010511 B1 KR940010511 B1 KR 940010511B1 KR 1019910002302 A KR1019910002302 A KR 1019910002302A KR 910002302 A KR910002302 A KR 910002302A KR 940010511 B1 KR940010511 B1 KR 940010511B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
gettering
impurity layer
ion implantation
Prior art date
Application number
KR1019910002302A
Other languages
Korean (ko)
Inventor
다까시 구로이
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Application granted granted Critical
Publication of KR940010511B1 publication Critical patent/KR940010511B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.No content.

Description

반도체장치 및 그 제조방법Semiconductor device and manufacturing method

제 1a 도 내지 제 1c 도는 본 발명의 한 실시예에 의한 반도체장치의 제조방법을 설명하기 위한 단면도.1A to 1C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with one embodiment of the present invention.

제 2a 도 내지 제 2c 도는 여러 가지의 이온주입조건에서 형성된 매입불순물층과 게터링층을 포함하는 반도체기판의 리크전류를 표시하는 그래프.2A to 2C are graphs showing the leakage current of a semiconductor substrate including a buried impurity layer and a gettering layer formed under various ion implantation conditions.

제 3 도는 실리콘기판중으로의 산소이온의 주입에너지와 주입깊이의 관계를 표시하는 그래프.3 is a graph showing the relationship between the implantation depth and the implantation depth of oxygen ions into a silicon substrate.

제 4 도는 탄소와 보론의 이온주입을 이용하여서 형성된 게터링층과 매입불순물층을 포함하는 기판의 리크전류를 표시하는 그래프.4 is a graph showing the leakage current of a substrate including a gettering layer and a buried impurity layer formed using ion implantation of carbon and boron.

제 5 도는 실리콘기판내으로의 탄소이온의 주입에너지와 주입깊이와의 관계를 표시하는 그래프.5 is a graph showing the relationship between the implantation energy of carbon ions into a silicon substrate and the implantation depth.

제 6a 도와 제 6b 도는 본 발명의 다른 실시예를 표시하는 단면도.6a and 6b are cross sectional views showing another embodiment of the present invention.

제 7 도는 본 발명을 이용하여서 형성된 메모리셀을 포함하는 DRAM장치의 블럭도.7 is a block diagram of a DRAM device including memory cells formed using the present invention.

제 8 도는 본 발명을 이용하여서 형성된 메모리셀의 단면도.8 is a cross-sectional view of a memory cell formed using the present invention.

제 9a 도는 불순물의 확산과 에피텍셜 성장을 이용하여서 생성된 선행기술에 의한 매입불순물층을 포함하는 반도체기판의 단면도.9A is a cross-sectional view of a semiconductor substrate including a buried impurity layer according to the prior art produced using diffusion of impurities and epitaxial growth.

제 9b 도는 이온주입을 이용하여서 형성된 선행기술에 의한 매입불순물층을 포함하는 반도체기판의 단면도.9B illustrates a cross-sectional view of a semiconductor substrate including a buried impurity layer according to the prior art formed using ion implantation.

제 10 도는 반도체기판의 리크전류의 측정방법을 설명하기 위한 개념도.10 is a conceptual diagram for explaining a method of measuring a leakage current of a semiconductor substrate.

제 11a 도는 및 제 11b 도는 각각 제 9b 도 및 제 9a 도에 표시된 것과 같은 선행기술에 의한 반도체기판의 리크전류를 표시하는 그래프.11A and 11B are graphs showing the leakage current of a semiconductor substrate according to the prior art as shown in FIGS. 9B and 9A, respectively.

제 12a 도는 및 제 12b 도는 이온주입을 이용하여서 형성된 게터링층을 포함하는 선행기술에 의한 반도체기판의 리크전류를 표시하는 그래프.12A and 12B are graphs showing a leak current of a semiconductor substrate according to the prior art, including a gettering layer formed using ion implantation.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체기판 2 : 게터링층1: semiconductor substrate 2: gettering layer

3 : 매입불순물층 4 : 절연막3: embedded impurity layer 4: insulating film

5 : 분리영역5: separation area

또한 각도에 있어서 동일부호는 동일내용 또는 상당부분을 표시한다.In addition, the same code | symbol in an angle represents the same content or an equivalent part.

본 발명은 반도체장치와 그 제조방법에 관하고 특히 이온주입을 이용하여 반도체기판내에 형성된 매입불순물층을 포함하는 반도체장치와 그 제조방법에 있어서의 개선에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device including a buried impurity layer formed in a semiconductor substrate using ion implantation and an improvement in the method for manufacturing the same.

일반적으로 복수의 MOS트랜지스터를 포함하는 집적회로에 있어서α입자에 의한 소프트에러를 방지하거나 래치업을 방지하기 위하여 매입불순물층을 설치하는 것이 알려져 있다.In general, in an integrated circuit including a plurality of MOS transistors, it is known to provide a buried impurity layer in order to prevent soft errors caused by alpha particles or to prevent latch-up.

또, 바이폴라 트랜지스터에 있어서 플로팅콜렉터로서 작용하는 매입불순물층을 설치하는 것도 알려지고 있다.It is also known to provide a buried impurity layer which acts as a floating collector in a bipolar transistor.

제 9a 도의 단면도에 표시한 것과 같이 통상 매입불순물층은 보론인 미소등과 같이 도전형을 결정하는 원소를 반도체기판(1)의 주면상에 확산시키는 것에 의하여 불순물층(3a)이 형성되고 그 불순물층(3a)을 두께가 수㎛의 에피텍셜층(1a)으로 덮는 것에 의하여 형성된다. 에피텍셜층(1a)상에는 절연막(4) 및 분리영역(5)이 형성된다. MOS트랜지스터와 같은 반도체장치(도시되지 않음)는 분리영역(5)에 둘러쌓여진 영역내에 있어서 에피텍셜층(1a)상에 형성된다.As shown in the cross-sectional view of FIG. 9A, the impurity layer 3a is formed by diffusing an element that determines the conductivity type on the main surface of the semiconductor substrate 1, such as boron micro or the like, and the impurity layer 3a is formed. The layer 3a is formed by covering the epitaxial layer 1a having a thickness of several μm. The insulating film 4 and the isolation region 5 are formed on the epitaxial layer 1a. A semiconductor device (not shown) such as a MOS transistor is formed on the epitaxial layer 1a in a region surrounded by the isolation region 5.

그러나, 매입불순물층(3a)을 확산에 의하여 형성하고 또한 에피텍셜층(1a)을 성정시키기 위하여는 긴시간과 비용이 든다.However, it takes a long time and a cost to form the buried impurity layer 3a by diffusion and to establish the epitaxial layer 1a.

그래서 제 9b 도에 표시한 것과 같이 근년 이온주입을 이용하는 것에 의하여 단시간으로 또한 비교적 싼 비용으로 매입불순물층을 형성하는 것이 시도되고 있다.Therefore, as shown in FIG. 9B, it has been attempted to form a buried impurity layer in a short time and at a relatively low cost by using ion implantation in recent years.

즉, 반도체기판(1)내의 수㎛의 깊이의 위치로 도전형을 결정하는 원소를 수백 KeV에서 수 MeV의 고에너지를 절연막(4)을 사이에 두고 이온주입하는 것에 의하여 매입불순물층(3)이 형성된다.That is, the buried impurity layer 3 is ion-implanted by a high energy of several hundred KeV to several MeV with an insulating film 4 interposed therebetween in order to determine the conductivity type at a depth of several micrometers in the semiconductor substrate 1. Is formed.

그렇게 하여 이 매입불순물층(3)을 활성화하는 것과 아울러 이온주입에 의한 1차 결정결함을 소멸하기 위하여는 기판(1)은 열처리된다.In order to activate the buried impurity layer 3 in this manner and to eliminate the primary crystal defects caused by ion implantation, the substrate 1 is heat treated.

열처리를 하는 동안 매입불순물층(3)중의 이온주입에 의한 1차 결정결함의 소실은 불순물층(3)의 상측과 하측으로부터 중앙부로 향하여 진행한다.During the heat treatment, the disappearance of primary crystal defects by ion implantation in the buried impurity layer 3 proceeds from the upper side and the lower side of the impurity layer 3 toward the center portion.

그렇게 하여 불순물층(3)의 중앙부에 전위나 적층결함과 같은 2차 결함이 잔류하는 경향이 있다.Thus, there is a tendency for secondary defects such as dislocations and lamination defects to remain in the central portion of the impurity layer 3.

또, 매입불순물층(3)의 위쪽에서 이온이 통과한 영역에서는 공격자점(空格子點)등의 1차 결함이 잔류하여 결정성이 회복하기 어렵다는 경향이 있다. 이것들이 잔류한 결함은 기판의 리크전류를 크게하는 원인으로 될 수 있다.In the region where the ions have passed above the buried impurity layer 3, there is a tendency that primary defects such as an attacking magnetic point remain and crystallinity is difficult to recover. These remaining defects can cause the leakage current of the substrate to increase.

제 10 도를 참조하여 매입불순물층(3)을 포함하는 반도체기판(1)의 리크전류를 측정하는 방법의 한예가 도해되어 있다.An example of a method of measuring the leakage current of the semiconductor substrate 1 including the buried impurity layer 3 is illustrated with reference to FIG.

제 10 도에 있어서는 P-기판(1)은 매입P+불순물층(3)을 포함하고 있다.P-기판(1)윗표면에는 n+불순물영역(7)이 형성되어 있다. n+불순물영역(7)은 전류계(8)를 사이에 두고 가변의 양의 전압원(9)에 접속되어 있다. 다른쪽 기판(1)의 아래표면은 접지되어 있다.In FIG. 10, the P-substrate 1 includes an embedded P + impurity layer 3. An n + impurity region 7 is formed on the upper surface of the P-substrate 1. As shown in FIG. The n + impurity region 7 is connected to a variable positive voltage source 9 with an ammeter 8 therebetween. The lower surface of the other substrate 1 is grounded.

이와 같이 반도체기판(1)에 역바이어스 전압을 인가하여 리크전류를 측정할 수가 있다.In this way, the reverse current can be applied to the semiconductor substrate 1 to measure the leakage current.

제 11a 도를 참조하여 제 10 도의 방법에 의하여 측정된 기판의 리크전류의 예가 표시되어 있다.An example of the leakage current of the substrate measured by the method of FIG. 10 is shown with reference to FIG. 11A.

제 11a 도에 있어서 기판은 1.5Mev의 가속에너지로 1×1014ions/㎠만큼 보론이온이 주입된 후 질소분위기중에서 1000℃에 있어서 1시간 아니링되어 있다. 가로축은 역바이어스 전압(V)를 표시하고 세로축은 리크전류(A)를 표시하고 있다.In FIG. 11A, the substrate is annealed for 1 hour at 1000 ° C. in a nitrogen atmosphere after 1 × 10 14 ions / cm 2 injection of boron ions at an acceleration energy of 1.5 Mev. The horizontal axis represents reverse bias voltage (V) and the vertical axis represents leak current (A).

즉, 기판의 리크전류는 약 3.5V 이상의 역바이어스 전압에 있어서 현저하게 증대하고 있으며 이 기판은 실용에 적합하지 않다는 것을 알 수 있다.In other words, it can be seen that the leakage current of the substrate is remarkably increased at a reverse bias voltage of about 3.5 V or more, and the substrate is not suitable for practical use.

이 리크전류의 증대는 이온주입에 의거한 결정결함이 잔존하고 있기 때문이라고 생각된다.This leakage current is considered to be because crystal defects based on ion implantation remain.

한편, 제 11b 도를 참조하여 보론을 확산시키는 것에 의하여 형성된 매입불순물층과 그위에 에피텍셜층을 포함하는 반도체기판의 리크전류가 비교를 위하여 표시되어 있다.Meanwhile, referring to FIG. 11B, the leakage current of the buried impurity layer formed by diffusing boron and the semiconductor substrate including the epitaxial layer thereon is shown for comparison.

제 11b 도에 있어서의 반도체기판 이온주입에 의거한 격자결함을 포함하고 있지 않으므로 약 17V의 역바이어스 전압까지 리크전류는 거의 중대하고 있지 않는다.Since the lattice defect based on the semiconductor substrate ion implantation in FIG. 11B is not included, the leakage current is hardly significant up to a reverse bias voltage of about 17V.

상술한 것과 같이 반도체기판중의 매입불순물층을 고에너지 이온주입을 이용하여서 단시간이며 또한 저스트로 형성할 수가 있으나 이와 같이 형성된 매입불순물층을 포함하는 기판은 큰 리크전류를 표시하므로 실용에 적합하지 않는다.As described above, the buried impurity layer in the semiconductor substrate can be formed in a short time and by using high energy ion implantation, but the substrate including the buried impurity layer thus formed is not suitable for practical use because it displays a large leakage current. .

그래서 본 발명은 단시간이며 또한 저스트로 형성할 수가 있는 매입불순물층을 포함하는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.Accordingly, an object of the present invention is to provide a semiconductor device including a buried impurity layer which can be formed in a short time and in a just manner, and a method of manufacturing the same.

본 발명의 하나의 형태에 의한 반도체장치는 도전형을 결정하는 원소의 이온주입을 이용하여 반도체기판의 한 주면으로부터 소정의 깊이의 위치에 형성된 매입불순물층과 도전형을 결정하는 원소이외의 원소의 이온주입을 이용하여 그 매입불순물층보다 얕지 않고 또한 매입물순물층에 가까운 위치에 형성된 게터링층과를 포함하고 있다.A semiconductor device according to one aspect of the present invention is characterized by a buried impurity layer formed at a position of a predetermined depth from one main surface of a semiconductor substrate by using ion implantation of an element that determines the conductivity type, and an element other than the element that determines the conductivity type. And a gettering layer formed at a position that is not shallower than the buried impurity layer by using ion implantation and is close to the buried impurity layer.

본 발명의 또하나의 형태에 의한 반도체장치의 제조방법은 도전형을 결정하는 원소 이외의 원소를 반도체 기판의 한주면으로부터 소정의 깊이의 고에너지로 이온주입하여 기판을 열처리하는 것에 의하여 게터링층을 형성하는 공정과 도전형을 결정하는 원소를 그 게터링층보다 깊지 않은 위치에 고에너지로 이온주입하여 기판을 열처리하는 것에 의하여 매입불순물층을 형성하는 공정과를 포함하고 있다.In another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, in which a gettering layer is formed by heat-treating a substrate by ion-implanting elements other than the element that determines the conductivity type from a main surface of the semiconductor substrate at a high energy of a predetermined depth. And a step of forming an impurity layer by heat-treating the substrate by ion implanting the element for determining the conductivity type at a position not deeper than the gettering layer with high energy.

본 발명에 의한 반도체장치에 있어서는 이온주입을 이용하여 형성된 매입불순물층과 근접하여 그 매입불순물층보다 얕지 않는 위치에 게터링층이 형성되어 있으므로 이온주입에 의거한 결정결함이 게터링층에 흡수된다.In the semiconductor device according to the present invention, since the gettering layer is formed at a position not close to the buried impurity layer formed by using the ion implantation, the gettering layer absorbs crystal defects based on the ion implantation. .

따라서 이온주입을 이용하여 형성된 매입불순물층을 포함하는데도 불구하고 리크전류가 작은 반도체장치를 제공할 수가 있다.Therefore, it is possible to provide a semiconductor device having a small leakage current, even though it includes a buried impurity layer formed by ion implantation.

본 발명에 의한 반도체장치의 제조방법에 있어서는 매입불순물층과 게터링층의 양쪽이 이온주입을 이용하여 형성되므로 매입불순물층을 포함하고 또한 리크전류가 작은 반도체장치를 단시간 또한 저코스트로 제조 할수 가 있다.In the method for manufacturing a semiconductor device according to the present invention, since both the impurity impurity layer and the gettering layer are formed by ion implantation, a semiconductor device including the impurity impurity layer and small leakage current can be manufactured in a short time and at low cost. have.

[실시예]EXAMPLE

LSI장치의 제조에 있어서 높은 양품율을 달성하기 위하여는 게터링 기술이 유효하게 이용될 수 있는 것이 알려져 있다. 게터링 기술에 있어서 전위나 석출입자(析出粒子)와 같은 응력장을 수반하는 결정결함이 게터링영역내에 도입되고 MOS트랜지스터와 같은 반도체장치를 형성하여야 할 영역으로부터 유해한 중금속 불순물이나 점(點)결함등을 게터링영역내로 흡수하여 제거하는 것이 의도되고 있다.It is known that a gettering technique can be effectively used to achieve a high yield rate in the manufacture of LSI devices. In the gettering technique, crystal defects involving dislocations or stress fields such as precipitated particles are introduced into the gettering region and harmful heavy metal impurities or spot defects are introduced from the region where a semiconductor device such as a MOS transistor is to be formed. Is intended to be absorbed and removed into the gettering region.

최근 wohg et al은 Applied physics Letter, 52 (12), 21 March 1988, PP. 1023-1025에 있어서 산소원소 또는 탄소원소를 수백 KeV에서 수 MeV의 높은 가속에너지로 실리콘기판내의 깊이가 수 ㎛의 위치에 이온주입하는 것에 의하여 게터링층을 형성할 수 있는 것을 설명하고 있다.Recently, wohg et al., Applied physics Letter, 52 (12), 21 March 1988, PP. In 1023-1025, a gettering layer can be formed by ion implanting an oxygen or carbon element at a position of several micrometers with a high acceleration energy of several hundred KeV to several MeV at a depth of several micrometers.

이와 같은 이온주입을 이용하여 형성되는 게터링층은 MOS트랜지스터등의 반도체 장치가 형성되는 기판표면에 가까이 있으므로 강한 게터링효과를 발휘하는 것이 기대된다.The gettering layer formed using such ion implantation is expected to exhibit a strong gettering effect because it is close to the substrate surface on which semiconductor devices such as MOS transistors are formed.

그러나, 제 12a 도와 제 12b 도에 표시되어 있는 것과 같이 이온주입을 이용하여 형성된 게터링층을 포한한는 반도체기판은 큰 리크전류를 표시하는 경향이 있다.However, semiconductor substrates including a gettering layer formed by using ion implantation, as shown in Figs. 12A and 12B, tend to display a large leakage current.

제 12a 도에 있어서는 산소가 2.4MeV의 가속에너지로 1×1015ions/㎠만큼 이온주입된 반도체기판을 열처리하는 것에 의하여 게터링층이 형성되어 있으며 약 5V 이상의 역바이어스 전압에 있어서 리크전류가 증대하고 있다.In Figure 12a the oxygen is gettered by the heat treatment to which the 1 × 10 15 ions / ㎠ by ion-implanted semiconductor substrate at an acceleration energy of 2.4MeV layer is formed, and the leakage current is increased according to a bias voltage of at least about 5V station Doing.

제 12b 도에 있어서는 탄소가 2.0MeV의 에너지로 1×1015ions/㎠만큼 이온주입된 반도체기판을 열처리하는 것에 의하여 게터링층이 형성되어 있으며 약 2V 이상의 역바이어스 전압에 있어서 리크전류가 대단히 크게 되어 있다.In FIG. 12B, a gettering layer is formed by heat-treating a semiconductor substrate in which carbon is ion-implanted by 1 × 10 15 ions / cm 2 with an energy of 2.0 MeV, and the leakage current is very large at a reverse bias voltage of about 2V or more. It is.

이온주입을 이용하여 형성된 게터링층을 포함하는 반도체기판이 큰 리크전류를 표시하는 역바이어스 전압에 의하여 반도체기판내의 깊이 방향으로 뻗은 공핍층이 수 ㎛의 얕은 위치에 있는 게터링층중의 전위등의 결정결함에 도달하므로 그것들의 결정결함이 리크전류를 증대시키게 한다고 생각된다.The potential of the semiconductor substrate including the gettering layer formed by ion implantation in the gettering layer in which the depletion layer extending in the depth direction in the semiconductor substrate in the shallow position of several micrometers is caused by the reverse bias voltage indicating a large leakage current. It is thought that these crystal defects increase the leakage current since they reach the crystal defects of.

따라서 통상은 이온주입을 이용하여 형성되는 게터링층은 이온주입을 이용하여 형성된 매입불순물층을 포함하는 반도체기판중의 리크전류를 다시금 크게 하는 것이 예상된다.Therefore, it is generally expected that the gettering layer formed using ion implantation will again increase the leakage current in the semiconductor substrate including the buried impurity layer formed using ion implantation.

그럼에도 불구하고 본 발명자는 매입불순물층 뿐만 아니라 게터링층도 이온주입을 이용하여 반도체기판내에 형성하는 것을 시도하였다.Nevertheless, the present inventors attempted to form not only the impurity layer but also the gettering layer in the semiconductor substrate using ion implantation.

제 1a 도 내지 제 1c 도의 단면도를 참조하여 본 발명의 한 실시예에 의한 반도체장치의 제조방법이 설명된다.A method of manufacturing a semiconductor device according to one embodiment of the present invention will be described with reference to the cross-sectional views of FIGS. 1A-1C.

우선 제 1a 도를 참조하여 실리콘의 반도체기판(1)의 표면에 두께수백Å의 산화막(4)이 형성된다.First, referring to FIG. 1A, an oxide film 4 having a thickness of several hundred microseconds is formed on the surface of the semiconductor substrate 1 of silicon.

그래서 화살표로 표시되어 있는 것과 같이 수백 KeV∼수MeV의 가속 에너지로 산화막(4)을 사이에 두고 기판(1)내의 수 ㎛의 깊이에 산소가 1×1014∼1×1015ions/㎠만큼 이온주입되고 그것에 의하여 산소주입된 층 (2)이 형성된다.Therefore, as indicated by the arrow, oxygen is 1 × 10 14 to 1 × 10 15 ions / cm 2 at a depth of several micrometers in the substrate 1 with the acceleration film of several hundred KeV to several MeV interposed therebetween. Ion implantation results in an oxygen implanted layer 2.

제 1b 도를 참조하여 선택적 열산화에 의하여 분리산화막(5)이 형성된다. 이때 산소주입된 층(2)이 특히 중앙부에 있어서 게터링을 위한 싱크로 되는 2차 결정결함이 형성된다.Referring to FIG. 1B, a separation oxide film 5 is formed by selective thermal oxidation. In this case, a secondary crystal defect is formed in which the oxygen-infused layer 2 becomes a sink for gettering, especially in the center portion.

제 1c 도를 참조하여 화살표로 표시되어 있는 것과 같이 보론인 비소등의 도전형 결정원소를 게터링층(2)보다 깊지 않은 위치로 고에너지로 1×1013∼1×1016ions/㎠만큼 이온주입하여 그것에 의하여 매입불순물층(3)이 형성된다.Referring to FIG. 1C, conductive crystalline elements such as arsenic, such as boron, which are not deeper than the gettering layer 2, as indicated by the arrows, at a high energy of 1 × 10 13 to 1 × 10 16 ions / cm 2. Ion implantation forms a buried impurity layer 3 by this.

매입불순물층(3)은 질소분위기중에서 1000℃에 있어서의 1시간 아니링에 의하여 활성화되고 이때 이온주입에 의거한 1차결함이 게터링층(2)내에 흡수되는 것이 기대된다.The buried impurity layer 3 is activated by annealing at 1000 ° C. for 1 hour in a nitrogen atmosphere, and it is expected that primary defects based on ion implantation are absorbed in the gettering layer 2 at this time.

제 2a 도를 참조하여 제 1c 도에 표시한 것과 같은 구조를 가지는 반도체기판의 리크전류의 한예가 표시되어 있으며 가로축은 역바이어스 전압(V)을 표시하고 세로축은 리크전류(A)를 표시하고 있다.An example of the leakage current of a semiconductor substrate having a structure as shown in FIG. 1C is shown with reference to FIG. 2A, and the horizontal axis represents reverse bias voltage (V) and the vertical axis represents leakage current (A). .

제 2a 도에 있어서 기판은 2.0MeV의 에너지로 1×1015ions/㎠만큼 산소이온이 주입되어 있으며 다시금 1.5MeV의 에너지로 1×1014ions/㎠만큼 보론이온이 주입되어 있다.In FIG. 2A, oxygen is injected into the substrate by 1 × 10 15 ions / cm 2 with energy of 2.0 MeV, and boron ions are injected by 1 × 10 14 ions / cm 2 with energy of 1.5MeV.

제 2a 도에서 아는 것과 같이 그 기판의 리크전류는 약 17V의 역바이어스 전압까지 거의 증대하고 있지 않다.As seen in FIG. 2A, the leakage current of the substrate hardly increases to the reverse bias voltage of about 17V.

즉, 제 2a 도에 표시된 반도체기판은 이온주입을 이용하여 형성된 매입불순물층을 포함하고 있음에도 불구하고 제 11a 도에 표시된 선행기술에 의한 반도체기판에 비하여 현저하게 작은 리크전류밖에 생기지 않는 것을 알 수 있다.That is, although the semiconductor substrate shown in FIG. 2a includes the buried impurity layer formed by using ion implantation, it can be seen that only a small leakage current is generated significantly compared to the semiconductor substrate of the prior art shown in FIG. 11a. .

다시금, 제 2a 도에 표시된 반도체기판은 게터링층만을 포함하는 제 12a 도의 기판과 비하여도 특히 약 5V이상의 역바이어스 전압에 있어서 리크전류가 현저하게 감소하고 있는 것을 알 수 있다. 이 예기치 않은 리크전류의 감소는 아래의 이유(1)과 (2)에 의거한다고 생각할 수가 있다.Again, it can be seen that the leakage current of the semiconductor substrate shown in FIG. 2A is significantly reduced, especially at the reverse bias voltage of about 5V or more, compared with the substrate of FIG. 12A including only the gettering layer. This unexpected decrease in leakage current can be considered based on the following reasons (1) and (2).

(1) 보론의 이온주입시에 도입된 1차 결함이 아니링하는 동안에 게터링층내에 흡수되므로, 적어도 매입불순물층의 상부보다 얕은 곳에 결정결함은 존재하지 않는다.(1) Since the primary defects introduced at the time of ion implantation of boron are absorbed in the gettering layer during annealing, there are no crystal defects at least shallower than the top of the buried impurity layer.

(2) 2차 결함이 집중한 게터링의 중앙부보다 얕은 위치에 결정결함을 포함하지 않는 매입불순물층이 형성 되므로 공핍층이 게터링층 중앙부의 2차 결함에 도달하는 것이 억제된다.(2) Since a buried impurity layer containing no crystal defects is formed at a position shallower than the center portion of the gettering where the secondary defects are concentrated, the depletion layer is prevented from reaching the secondary defect in the center portion of the gettering layer.

제 1c 도에 표시된 것과 같은 게터링층(2)은 이후의 열처리에 의하여서도 소멸하는 일은 없다.The gettering layer 2 as shown in FIG. 1C does not disappear even after the subsequent heat treatment.

따라서 게터링층(2)은, 기판(1)의 표면에 MOS트랜지스터와 같은 반도체장치를 형성하는 프로세스에 있어서도 게터링 효과를 발휘하고 유해한 중금속 불순물등을 기판표면 근방으로부터 제거할 수 있다.Therefore, the gettering layer 2 exhibits a gettering effect even in the process of forming a semiconductor device such as a MOS transistor on the surface of the substrate 1 and can remove harmful heavy metal impurities from the vicinity of the substrate surface.

즉, 그와 같은 반도체장치의 동작시에 있어서 기판을 사이에 두고 리크전류를 효과적으로 제어할 수가 있다.In other words, during the operation of such a semiconductor device, it is possible to effectively control the leakage current across the substrate.

또, 제 2a 도의 반도체기판은 이온주입을 이용하지 않고 형성된 매입반도체층(3a)을 포함하는 제 11b 도이 기판과 거의 마찬가지의 리크전류를 표시하고 있다.In addition, the semiconductor substrate of FIG. 2A exhibits a leak current almost the same as that of the 11B substrate including the embedded semiconductor layer 3a formed without using ion implantation.

그러나, 불순물이 확산과 에피텍셜층의 성장을 이용하여 형성된 매입불순물층을 포함하는 반도체기판은 장소에 의하여 비교적 큰 리크전류를 표시하는 일이 있다.However, a semiconductor substrate including an impurity impurity layer formed by diffusion of impurities and growth of an epitaxial layer may display a relatively large leakage current by a place.

이것은 에피텍셜 성장시에 도입된 결정결함의 밀도나 바람직하지 않은 불순물의 농도가 기판의 장소에 의하여 다르다는 것이 있다고 생각된다.It is believed that this is because the density of crystal defects introduced during epitaxial growth and the concentration of undesirable impurities vary depending on the location of the substrate.

그러나, 제 1c 도에 표시되는 것과 같은 반도체기판에 있어서는 리크전류는 반도체기판의 장소에 의하여 거의 변하지 않는다. 이 이유는 게터링층(2)이 국소적으로 존재하는 결정결함이나 바람직하지 않은 불순물도 흡수하고 기판전체를 균일화하기 때문이라고 생각된다.However, in the semiconductor substrate as shown in FIG. 1C, the leakage current hardly changes by the place of the semiconductor substrate. This is considered to be because the gettering layer 2 absorbs locally localized crystal defects or undesirable impurities and makes the entire substrate uniform.

제 2b 도와 제 2c 도는 제 2a 도에 유사하고 있으나 제 2b 도와 제 2c 도에 있어서는 산소는 각각 2.2MeV와 2.4MeV의 에너지로 이온주입되어 있다.2b and 2c are similar to those of FIG. 2a, but in FIGS. 2b and 2c, oxygen is ion implanted with energy of 2.2MeV and 2.4MeV, respectively.

즉, 제 2b 도에 있어서의 게터링층은 제 2a 도에 있어서의 게터링층보다 깊은 위치에 형성되어 있으며 제 2c 도에 있어서의 게터링층은 제 2b 도에 있어서의 게터링층보다 다시금 깊은 위치에 형성되어 있다.That is, the gettering layer in FIG. 2B is formed at a position deeper than the gettering layer in FIG. 2A, and the gettering layer in FIG. 2C is again deeper than the gettering layer in FIG. 2B. It is formed at the position.

이러한 일로서 게터링층(2)은 그 깊이가 다소 변동하여도 충분히 게터링 효과를 발휘하고 게터링층(2)이 매입불순물층(3)보다 얕게 되지 않는한 기판의 리크전류도 충분히 억제되는 것을 알 수 있다. 또한 이온의 주입에너지와 주입깊이와의 관계는 실험적으로 용이하게 결정할 수가 있다.In this case, the gettering layer 2 exhibits a sufficient gettering effect even when the depth thereof fluctuates somewhat, and the leakage current of the substrate is also sufficiently suppressed unless the gettering layer 2 becomes shallower than the buried impurity layer 3. It can be seen that. In addition, the relationship between the ion implantation energy and the implantation depth can be easily determined experimentally.

예를들면 제 3 도는 실리콘기판중에 산소이온을 주입하는 경우에 있어서의 가속에너지와 주입깊이와의 관계를 표시하고 있다. 가로축은 이온의 가속에너지를 표시하고 세로축은 실리콘기판중에 주입된 산소이온의 위치의 깊이를 표시하고 있다.For example, FIG. 3 shows the relationship between the acceleration energy and the implantation depth in the case of injecting oxygen ions into the silicon substrate. The horizontal axis represents the acceleration energy of the ions and the vertical axis represents the depth of the position of the oxygen ions injected into the silicon substrate.

제 4 도를 참조하여 제 1c 도에 표시된 것과 같은 반도체기판의 리크전류의 다시금 또 하나의 예가 표시되고 있다.Another example of the leakage current of the semiconductor substrate as shown in FIG. 1C is shown with reference to FIG.

제 4 도는 제 2a 도와 유사하고 있으나 제 4 도에 있어서의 산소 대신에 탄소가 1.6McV의 에너지로 1×1015ions/㎠만큼 이온주입되어 있다.4 is similar to FIG. 2A, but carbon is ion-implanted by 1 × 10 15 ions / cm 2 at an energy of 1.6 McV instead of oxygen in FIG.

즉 탄소의 이온주입을 이용하여 게터링층(2)을 형성하여도 기판의 리크전류가 억제되는 것은 알 수 있다. 탄소가 산소에 비하여 저가속에너지로 이온주입되고 있는 것을 제 3 도와 비교에 있어서 제 5 도에서 아는 것과 같이 동일한 가속에너지로 탄소는 산소보다 깊게 이온주입될 수가 있기 때문이다.In other words, even when the gettering layer 2 is formed using ion implantation of carbon, it is understood that the leakage current of the substrate is suppressed. This is because carbon can be ion implanted deeper than oxygen with the same acceleration energy as shown in FIG. 5 in FIG.

다시금 불소, 염소, 질소등의 이온주입을 이용하여 게터링층(2)을 형성하는 것도 가능하다.It is also possible to form the gettering layer 2 again by using ion implantation such as fluorine, chlorine and nitrogen.

그러나, 도전형 결정원소의 이온주입은 게터링층(2)을 형성하기 위하여는 적합치 않다.However, ion implantation of the conductive crystal element is not suitable for forming the gettering layer 2.

왜냐하면 도전형 결정원소의 이온주입에 의거하여 생기는 2차 결정결함은 게터링작용이 약하고 다시금 도전형 결정원소는 그 전기적 작용의 관점에 비추어 지나치게 고농도로 이온주입하는 것은 허용되지 않기 때문이다.This is because secondary crystal defects caused by ion implantation of the conductive crystal element are weak in gettering action, and again, the conductive crystal element is not allowed to be ion implanted in too high concentration in view of its electrical action.

또한 제 1a 도 내지 제 1c 도의 실시예에서는 분리산화막(5)이 형성된 후에 매입불순물층(3)이 형성되지만 제 6a 도에 표시되어 있는 것과 같이 불리산화막(5)의 형성전에 게터링층(2)을 위한 이온주입만이 아니라 매입불순물층(3)을 위한 이온주입도 행하고 그후에 분리산화막(5)을 형성하여도 좋다.In addition, in the embodiments of FIGS. 1A to 1C, the buried impurity layer 3 is formed after the separation oxide film 5 is formed, but as shown in FIG. 6A, the gettering layer 2 is formed before the formation of the disadvantageous oxide film 5. Ion implantation for the buried impurity layer 3 may be performed as well as the ion implantation layer for the buried impurity layer 3, and then the separation oxide film 5 may be formed.

또, 제 6b 도에 표시되어 있는 것과 같이 분리산화막(5)의 형성후에 게터링층(2)과 매입불순물층(3)의 양쪽이 이온주입을 이용하여 형성되어도 좋다.As shown in FIG. 6B, both the gettering layer 2 and the buried impurity layer 3 may be formed by ion implantation after the formation of the separation oxide film 5.

다시금, 또 이상의 실시예에서는 분리산화막이 사용되었으나 트렌치 분리, 플레이나 분리 등의 다른 분리 방법도 사용할 수가 있는 것이 이해될 것이다.Again, it is to be understood that the separation oxide film was used in the above embodiments but other separation methods such as trench separation, play or separation may also be used.

아래에 있어서 본 발명에 의하여 형성된 매입불순물층과 게터링층과를 포함하는 반도체기판을 DRAM(랜덤액세스메모리)장치중의 메모리셀에 이용한 예가 설명된다.In the following, an example in which a semiconductor substrate including a buried impurity layer and a gettering layer formed by the present invention is used for a memory cell in a DRAM (random access memory) device will be described.

제 7 도에 참조하여 일반적인 DRAM의 구성이 블럭도로 표시되어 있다.Referring to FIG. 7, a general DRAM configuration is shown in block diagram.

DRAM(50)은 기억정보 데이터 신호를 축적하기 위한 메모리셀 에레이(51)와 단위기억회로를 구성하는 메모리셀을 선택하기 위한 어드레스 신호를 외부로부터 받기 위한 로우앤드컬럼 어드레스 버퍼(52)와 그 어드레스신호를 해독하는 것에 의하여 메모리셀을 지정하기 위한 로우디코더(53) 및 컬럼디코더(54)와 지정된 메모리셀에 축적된 신호를 증폭하여 판독하는 센스리플렉슈앰프(55)와 데이터 입출력을 위한 데이터 인버터(56) 및 데이터 아웃버퍼(57)와 클럭신호를 발생하는 클럭제네레이터(58)를 포함하고 있다.The DRAM 50 has a memory cell array 51 for storing memory data data signals, a row-and-column address buffer 52 for receiving an address signal for selecting memory cells constituting a unit memory circuit from the outside, and the address thereof. By decoding the signal, a low decoder 53 and a column decoder 54 for designating a memory cell, a sense reflex amplifier 55 for amplifying and reading a signal accumulated in a designated memory cell, and a data inverter for data input / output 56, a data outbuffer 57, and a clock generator 58 for generating a clock signal.

제 8 도의 단면도를 참도하여 제 7 도에 표시된 메모리셀어레이(51)에 포함될 수 있는 스테크드형 셀이 표시되어 있다.Referring to the cross-sectional view of FIG. 8, a stacked cell that can be included in the memory cell array 51 shown in FIG.

제 8 도의 메모리셀에 있어서는 본 발명에 의한 매입불순물층(3)과 게터링층(2)을 포함하는 반도체기판(1)이 사용되고 있다. 그 기판(2)상에 형성된 메모리셀은 소스/드레인영역(7a), 워드선(17) 스토레이지노드(10), 커패시터 절연막(11), 셀 플레이트(12) 상관절연막(16) 및 비트선(14)을 포함하고 있다.In the memory cell of FIG. 8, the semiconductor substrate 1 including the buried impurity layer 3 and the gettering layer 2 according to the present invention is used. The memory cells formed on the substrate 2 include source / drain regions 7a, word lines 17, storage nodes 10, capacitor insulating films 11, cell plates 12, correlation insulating films 16, and bit lines. (14) is included.

이 메모리셀에 있어서는 매입불순물층(3)이 α입자에 의하여 생성된 캐리어를 흡수하므로 DRAM장치의 오동작을 방지할 수가 있다.In this memory cell, the buried impurity layer 3 absorbs carriers generated by? Particles, thereby preventing malfunction of the DRAM device.

이상과 같이 본 발명에 의하면 이온주입을 이용하여 단시간이며 또한 저코스트로 형성할 수 있는 매입불순물층과 게터링층을 포함하고 또한 리크전류가 작은 반도체장치를 제공할 수가 있다.As described above, according to the present invention, it is possible to provide a semiconductor device including a buried impurity layer and a gettering layer which can be formed in a short time and low cost by using ion implantation, and has a small leakage current.

Claims (2)

도전형을 결정하는 원소의 이온주입을 이용하여 반도체기판의 한주면으로부터 소정의 깊이의 위치에 형성된 매입불순물층과 도전형을 결정하는 원소 이외의 원소의 이온주입을 이용하여 상기 매입불순물층보다 얇지 않고 아울러 상기 매입불순물층에 가까운 위치에 형성된 게터링층을 포함하는 것을 특징으로 하는 반도체장치.The implantation impurity layer formed at a position of a predetermined depth from the one main surface of the semiconductor substrate by using ion implantation of the element to determine the conductivity type and the ion impurity implantation of elements other than the element to determine the conductivity type is thinner than the impurity implantation layer. And a gettering layer formed at a position close to the buried impurity layer. 도전형을 결정하는 원소 이외의 원소를 반도체기판의 한주면으로부터 소정의 깊이의 위치에 고에너지로 이온주입하여 상기 기판을 열처리하는 것에 의하여 게터링층을 형성하는 공정과 도전형을 결정하는 원소를 상기 게터링층보다 깊지 않은 위치에 고에너지로 이온주입하여 상기 기판을 열처리하는 것에 의하여 매입불순물층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.A process for forming a gettering layer and an element for determining a conductivity type by ion implanting elements other than the element for determining a conductivity type at a position of a predetermined depth from a main surface of a semiconductor substrate at high energy to heat-treat the substrate. And implanting the substrate with high energy at a position not deeper than the gettering layer to heat-treat the substrate to form a buried impurity layer.
KR1019910002302A 1990-04-28 1991-02-12 Semiconductor device and manufacturing method thereof KR940010511B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-113057 1990-04-28
JP2113057A JPH0411736A (en) 1990-04-28 1990-04-28 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
KR940010511B1 true KR940010511B1 (en) 1994-10-24

Family

ID=14602412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002302A KR940010511B1 (en) 1990-04-28 1991-02-12 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JPH0411736A (en)
KR (1) KR940010511B1 (en)
DE (1) DE4110331C2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329837B4 (en) * 1993-09-03 2005-12-29 Magnachip Semiconductor, Ltd. Method of manufacturing a silicon semiconductor device
US5360752A (en) * 1993-10-28 1994-11-01 Loral Federal Systems Company Method to radiation harden the buried oxide in silicon-on-insulator structures
ATE216802T1 (en) * 1994-12-12 2002-05-15 Advanced Micro Devices Inc METHOD FOR PRODUCING BURNED OXIDE LAYERS
WO1999013502A1 (en) * 1997-09-08 1999-03-18 Hitachi, Ltd. Method of manufacturing epitaxial semiconductor substrate, and semiconductor device
JP2002368001A (en) * 2001-06-07 2002-12-20 Denso Corp Semiconductor device and its manufacturing method
JP4684574B2 (en) * 2004-04-30 2011-05-18 独立行政法人科学技術振興機構 Method for gettering Cu impurity in silicon crystal

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824018B2 (en) * 1979-12-21 1983-05-18 富士通株式会社 Bipolar IC manufacturing method
JPS6084813A (en) * 1983-10-17 1985-05-14 Toshiba Corp Manufacture of semiconductor device
DD232138A1 (en) * 1984-11-23 1986-01-15 Univ Berlin Humboldt METHOD FOR LIBERTATING CONTAMINATION AND CRYSTAL CLEARANCE IN SEMICONDUCTOR COMPONENT STRUCTURES
JPS6392030A (en) * 1986-10-06 1988-04-22 Toshiba Corp Manufacture of semiconductor device
JPS63261833A (en) * 1987-04-20 1988-10-28 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor substrate
DE3743734C2 (en) * 1987-12-23 1996-09-26 Licentia Gmbh Process for producing buried, insulating layers and semiconductor bodies produced therewith
DE3833161B4 (en) * 1988-09-29 2005-10-13 Infineon Technologies Ag Method for gettering semiconductor devices and semiconductor devices obtained by the method
JPH02205018A (en) * 1989-02-03 1990-08-14 Hitachi Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
DE4110331C2 (en) 1994-01-27
DE4110331A1 (en) 1991-10-31
JPH0411736A (en) 1992-01-16

Similar Documents

Publication Publication Date Title
US5578507A (en) Method of making a semiconductor device having buried doped and gettering layers
US4371403A (en) Method of providing gettering sites through electrode windows
US4970568A (en) Semiconductor device and a process for producing a semiconductor device
US7491586B2 (en) Semiconductor device with leakage implant and method of fabrication
JPH0845869A (en) Treatment for localized shortening of life of charge carrierparticularly in integrated electronic device and integrated electronic device accompanying localized shortening of life of charge carrier
US6444534B1 (en) SOI semiconductor device opening implantation gettering method
JPH04212417A (en) Manufacture of semiconductor device
US4048350A (en) Semiconductor device having reduced surface leakage and methods of manufacture
KR940010511B1 (en) Semiconductor device and manufacturing method thereof
US9934988B2 (en) Method for processing a silicon wafer
JPS60501927A (en) Shallow junction semiconductor devices
KR0135720B1 (en) Semiconductor device and method of manufacturing thereof
JPH04355959A (en) Semiconductor device and manufacture thereof
Chakravarti et al. Oxygen precipitation effects on Si n+‐p junction leakage behavior
KR100367740B1 (en) Method for fabricating gate oxide film
US6475861B1 (en) Semiconductor device and fabrication method thereof
US6136672A (en) Process for device fabrication using a high-energy boron implant
US6724053B1 (en) PMOSFET device with localized nitrogen sidewall implantation
US7084459B2 (en) SOI substrate
JP2006278641A (en) Method for manufacturing semiconductor device
JPH04363025A (en) Semiconductor device and its manufacture
KR100293618B1 (en) Semiconductor device having vertical and lateral type bipolar transistors
KR19990029502A (en) Manufacturing Method of Semiconductor Device
JP2685384B2 (en) Semiconductor substrate manufacturing method
JP3253712B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071010

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee