KR940008868B1

KR940008868B1 - Selecting circuit of character generator

Info

Publication number: KR940008868B1
Application number: KR1019870012648A
Authority: KR
Inventors: 조두금
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-11-10
Filing date: 1987-11-10
Publication date: 1994-09-28
Also published as: KR890008664A

Abstract

The circuit provides a common CRT display interface which can select ROM or RAM used for a character generator. The circuit comprises: a buffer (10) inputting addresses (A0-A7) from CPU and a latch circuit (40) inputting addresses (CA0-CA7) from a CRT controller, both being connected to the character generator (50), a multiplexor (20) inputting (A0-A3) and raster addressed (RA0-RA3) from the CRT controller and being connected to other address node of (50). CPU control signal (C1) is supplied to buffer (10)(30) and latch circuit (40) enable nodes. Data read/write signal is supplied to data writting enable node of character generator (50).

Description

CRT 디스플레이 인터페이스의 문자발생기 선택회로Character Generator Selection Circuit of CRT Display Interface

첨부도면은 본 발명에 따른 회로도.The accompanying drawings are circuit diagrams in accordance with the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 30 : 버퍼 20 : 멀티플렉서10, 30: buffer 20: multiplexer

40 : 래치회로 50 : 문자발생기40: latch circuit 50: character generator

60, 70 : 논리게이트60, 70: logic gate

본 발명은 CRT디스플레이 인터페이스 회로에 있어 문자발생기(Character Generator)선택 회로에 관한 것으로서, 상세하게는 문자발생기로 이용하는 롬(ROM) 또는 램(RAM)을 겸용으로 선택해서 사용할 수 있게한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a character generator selection circuit in a CRT display interface circuit, and more particularly, to a circuit in which a ROM or RAM used as a character generator can be selected and used. .

일반적으로, CRT 콘트롤러 및 중앙처리장치(이하 CPU라 칭함)에서 출력되는 어드레스에 의해 데이터를 저장하는 비데오 램의 출력은 바로 문자발생기의 어드레스이고, 문자발생기에서는 비데오램의 출력 어드레스가 인가될때 이미 매핑되어 있는 문자폰트(Font)에 관한 데이터를 출력하여 CRT로 전송하므로서 문자가 디스플레이된다.In general, the output of a video RAM storing data by an address output from a CRT controller and a central processing unit (hereinafter referred to as a CPU) is an address of a character generator. Characters are displayed by outputting the data on the fonts of the fonts and transmitting them to the CRT.

상기의 CRT터미날의 문자발생기는 메인시스템인 호스트(Host)종류에 따라 램 또는 롬으로 고정하여 구성되어 있기 때문에 각각 교환해서 사용하려면 즉, 램으로 구성된 문자발생기를 롬으로 교체한다던지 또는 롬으로 구성된 문자발생기를 램으로 교체하는 경우에는 하드웨어의 재구성이 필요하였다.The character generator of the CRT terminal is fixed to RAM or ROM according to the host type of the main system. Therefore, the character generator of the CRT terminal is replaced with a ROM or a character generator composed of ROM. If the character generator was replaced with RAM, hardware reconfiguration was necessary.

이에따라, 문자발생기를 롬 또는 램으로 선택해서 사용하여 범용으로 이용할 수 있는 CRT 디스플레이의 인터페이스회로가 요구된다.Accordingly, there is a need for an interface circuit of a CRT display that can be used in general by selecting and using a character generator as ROM or RAM.

따라서, 본 발명의 목적은, 문자발생기를 롬 또는 램을 겸용으로 사용할 수 있도록 한 CRT디스플레이 인터페이스회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a CRT display interface circuit which allows the character generator to be used as a ROM or a RAM.

다음은 첨부된 도면에 의거하여 본 발명의 실시예를 상세히 설명한다. 첨부도면은 본 발명에 따른 회로도로서, 10과 30은 버퍼, 20은 멀티플렉서, 40은 래치회로 50은 문자발생기로서 롬 또는 램을 겸용으로 이용할 수 있다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The accompanying drawings are circuit diagrams according to the present invention, wherein 10 and 30 are buffers, 20 is a multiplexer, 40 is a latch circuit, and 50 is a character generator.

첨부도면에서, CPU(도면에 도시되어 있지 않음)에서 출력되어 어드레스버스를 통해 인가되는 어드레스 A₀-A₇은 버퍼(10)를 거쳐서 문자발생기(50)에 제공되고, 그중 A₀-A₃은 멀티플렉서(20)에 제공되며, CRT디스플레이 인터페이스의 CRT콘트롤러(도면에 도시되어 있지 않음)에서 출력되는 래스터(Raster)어드레스는 멀티플렉서(20)에 제공되도록 연결되어 있다.In the accompanying drawings, addresses A ₀ -A ₇ output from the CPU (not shown in the figure) and applied via the address bus are provided to the character generator 50 via the buffer 10, of which A ₀ -A ₃ Is provided to the multiplexer 20, and the raster address output from the CRT controller (not shown) of the CRT display interface is connected to provide to the multiplexer 20.

그리고, CRT콘트롤러에서 출력되는 어드레스 CA₀-CA₇은 래치회로(40)를 통해 상기 버퍼(10)의 출력과 함께 문자발생기(50)에 제공되고, 이 문자발생기(50)의 데이타 입출력단자에는 CRT 디스플레이가 연결됨과 아울러 양방향버퍼(30)와 연결되어 있으며, CPU에서 출력된 데이터를 인가하는 데이터버스는 양방향 버퍼(30)와 연결되어 있다.The address CA ₀ -CA ₇ output from the CRT controller is provided to the character generator 50 together with the output of the buffer 10 through the latch circuit 40, and the data input / output terminal of the character generator 50 is provided to the character generator 50. The CRT display is connected and the bidirectional buffer 30 is connected, and the data bus for applying the data output from the CPU is connected with the bidirectional buffer 30.

또한, CPU의 제어신호 C₁은 버퍼(10)의 칩인에이블단자

과

멀티플렉서(20)의 셀렉터단자 S 및 양방향버퍼(30)의 인에이블단자

에 제공되고, CPU의 데이터독출 및 기입신호

는 양방향버퍼(30)의 데이터방향선택단자

에 제공됨과 아울러 상기 제어신호 C₁와 함께 오아게이트(70)를 통해 문자발생기(50)의 데이터기입 인에이블단자

에 제공되며, 상기 제어신호 C₁는 또한 반전게이트(60)를 거쳐 래치회로(40)의 인에이블단자

에 제공되도록 연결되어 있다.The control signal C ₁ of the CPU is a chip enable terminal of the buffer 10.

and

Selector terminal S of multiplexer 20 and enable terminal of bidirectional buffer 30

Data read and write signals provided by the CPU

Is the data direction selection terminal of the bidirectional buffer 30

In addition to the data input enable terminal of the character generator 50 through the OA gate 70 together with the control signal C ₁

The control signal C ₁ is also provided to the enable terminal of the latch circuit 40 via the inversion gate 60.

Connected to provide

상기에서 데이터독출 및 기입신호

는 CPU에서 출력되는 제어신호로서 메모리의 데이터를 기입(Write) 및 독출(Read)하는 신호이고, 상기 양방향버퍼(30)는 선택신호에 따라 CPU에서 출력되는 데이터 D₀-D₇가 문자발생기(50)로 전송되게 하고 또는 문자발생기(50)의 출력이 CPU로 전송되게 하는 회로이다.Data read and write signal in the above

Is a control signal output from the CPU to write and read the data of the memory, the bidirectional buffer 30 is the data generator D ₀ -D ₇ output from the CPU according to the selection signal is a character generator ( 50) or output of the character generator 50 to the CPU.

따라서, 상기 문자발생기(50)를 램으로 사용하는 경우와 롬으로 사용하는 경우를 구분하여 설명한다.Therefore, a case where the character generator 50 is used as a RAM and a case where the ROM is used will be described separately.

(문자발생기를 램으로 사용하는 경우)(When using the character generator as RAM)

CPU의 제어신호 C₁가 로우레벨이 되어서 버퍼(10)는 칩인에이블되고, 멀티플렉서(20)에서는 CPU의 어드레스 A₀-A₃를 선택하여 출력하며, 이와 아울러 양방향버퍼(30)도 엔에이블된다.The control signal C ₁ of the CPU is at a low level so that the buffer 10 is chip-enabled, and the multiplexer 20 selects and outputs the addresses A ₀ -A ₃ of the CPU, and the bidirectional buffer 30 is also enabled. .

인에이블된 버퍼(10)에서 출력되는 CPU의 어드레스 A₀-A₇와 멀티플렉서(20)에서 선택되어 출력되는 4비트어드레스는 문자발생기(50)의 어드레스 단자에 인가된다.The address A ₀ -A ₇ of the CPU output from the enabled buffer 10 and the 4-bit address selected and output from the multiplexer 20 are applied to the address terminal of the character generator 50.

이때, CPU의 데이터독출 및 기입신호

에 의해 문자발생기(50)의 데이터독출 및 데이터기입동작이 제어된다.At this time, CPU data read and write signal

By this, data reading and data writing operations of the character generator 50 are controlled.

즉, 상기 제어신호

의 레벨이 로우일 때에는 데이터기입신호로서, 이미 로우레벨인 제어신호 C₁와 함께 오아게이트(70)를 통해 문자발생기(50)의 데이터기입 인에이블단자 *이미지*에 인가되어 문자발생기(50)에서는 데이터를 기입할 수 있도록 인에이블된다.That is, the control signal

When the level is low, the data write signal is applied to the data write enable terminal * image * of the character generator 50 through the ora gate 70 together with the control signal C ₁ , which is already at the low level, to generate the character generator 50. Is enabled to write data.

따라서, CPU의 데이터 D₀-D₇는 양방향 버퍼(30)를 통해 문자발생기(50)에 저장된다.Therefore, the data D ₀ -D ₇ of the CPU are stored in the character generator 50 through the bidirectional buffer 30.

역으로, 상기 제어신호

의 레벨이 하이일 때에는 데이터독출신호로서 문자발생기(50)에 입력된 어드레스에 의해 저장된 데이터가 출력되어서 양방향 버퍼(30)를 통해 CPU로 제공된다.Conversely, the control signal

When the level is high, the data stored by the address input to the character generator 50 as the data read signal is output and provided to the CPU through the bidirectional buffer 30.

한편, 상기의 문자발생기(50)는 CRT 콘트롤러에서 출력되는 어드레스 CA₀-CA₇가 래치회로(40)을 통해 인가되므로서 저장된 비데오 데이터를 CRT로 전송시킨다.Meanwhile, the character generator 50 transmits the stored video data to the CRT by applying the addresses CA _{0 to} CA ₇ output from the CRT controller through the latch circuit 40.

(문자발생기를 틈으로 사용하는 경우)(When using a character generator as a gap)

CPU의 제어신호 C₁가 하이레벨이 되어서 버퍼(10)와 양방향버퍼(30)는 디스에이블되고, 멀티플렉서(20)에서는 CRT의 콘트롤러의 래스터 어드레스 RA₀-RA₃를 선택해서 출력한다.Since the control signal C ₁ of the CPU becomes high level, the buffer 10 and the bidirectional buffer 30 are disabled, and the multiplexer 20 selects and outputs the raster addresses RA ₀ -RA ₃ of the controller of the CRT.

이때, 문자발생기(50)에서는 상기의 래스터 어드레스와 래치회로(40)를 통한 CRT콘트롤러의 어드레스 CA₀-CA₇를 인가하여 롬으로 구성된 문자발생기에 매핑된 비데오 데이터를 출력한다.At this time, the character generator 50 applies the above-mentioned raster address and the address CA ₀ -CA ₇ of the CRT controller through the latch circuit 40 to output video data mapped to the character generator composed of ROM.

이와같이 CRT디스플레이 인터페이스 회로에 본 발명을 적용하므로서, CRT 터미널의 호스트 종류에 따라 고정되었던 램 또는 롬의 문자발생기는 롬 또는 램을 겸용으로 사용할 수 있어 교환에 따른 하드웨어를 재구성할 필요가 없는 이점이 있다.Thus, by applying the present invention to the CRT display interface circuit, the RAM or ROM character generator, which is fixed according to the host type of the CRT terminal, can be used as a ROM or RAM, so there is no need to reconfigure hardware according to the exchange. .

Claims

CRT 콘트롤러를 구비한 CRT 디스플레이의 인터페이스회로에 있어서, 메인시스템의 중앙처리장치에서 출력된 어드레스(A₀-A₇)를 입력하는 버퍼(10)와 CRT콘트롤러에서 출력된 어드레스(CA₀-CA₇)를 입력하는 래치회로(40)는 공통으로 문자발생기(50)의 어드레스단자에 연결되고, 상기 소정의 어드레스(A₀-A₃)와 CRT콘트롤러에서 출력된 래스터 어드레스(RA₀-RA₃)를 입력하는 멀티플렉서(20)는 문자발생기(50)의 다른 어드레스 단자에 연결되며, 중앙처리장치의 입출력 데이터를 전송하는 데이터버스와 상기 문자발생기(50)의 데이터입출력단자 사이에 양방향 버퍼(30)가 연결되고, 중앙처리장치의 제어신호(C₁)는 상기의 버퍼(10)(30)의 인에이블단자에 제공되고 또한 반전게이트(60)를 거쳐 래치회로(40)의 인에이블단자에 제공되게 연결되며, 중앙처리장치의 데이터독출 및 기입신호(

)는 양방향버퍼(30)의 방향선택단자에 제공되고 또한 상기 제어신호(C₁)와 함께 오아게이트(70)를 거쳐 문자발생기(50)의 데이터기입인에이블단자에 제공되게 연결하여서, 문자발생기가 롬과 램을 겸용으로 선택해서 이용하게 한 CRT 디스플레이 인터페이스의 문자발생기 선택회로.In the interface circuit of a CRT display having a CRT controller, a buffer 10 for inputting an address (A ₀ -A ₇ ) output from the central processing unit of the main system and an address (CA ₀ -CA ₇ ) output from the CRT controller ) Is commonly connected to the address terminal of the character generator 50, and the predetermined address (A ₀ -A ₃ ) and the raster address (RA ₀ -RA ₃ ) output from the CRT controller. The multiplexer 20 for inputting the signal is connected to the other address terminal of the character generator 50, and the bidirectional buffer 30 is connected between the data bus transmitting the input / output data of the CPU and the data input / output terminal of the character generator 50. Is connected, the control signal C ₁ of the central processing unit is provided to the enable terminal of the buffers 10 and 30 and is provided to the enable terminal of the latch circuit 40 via the inversion gate 60. Connected to the central processing unit Emitter read and write signals (

) Is provided to the direction selection terminal of the bidirectional buffer 30 and is connected to the data input enable terminal of the character generator 50 via the oragate 70 together with the control signal (C ₁ ), so that the character generator Character generator selection circuit of the CRT display interface that allows the selection of both ROM and RAM.