KR940007819B1 - 화상(video) 변환 장치 - Google Patents

화상(video) 변환 장치 Download PDF

Info

Publication number
KR940007819B1
KR940007819B1 KR1019860001489A KR860001489A KR940007819B1 KR 940007819 B1 KR940007819 B1 KR 940007819B1 KR 1019860001489 A KR1019860001489 A KR 1019860001489A KR 860001489 A KR860001489 A KR 860001489A KR 940007819 B1 KR940007819 B1 KR 940007819B1
Authority
KR
South Korea
Prior art keywords
data
buffer
computer
signal
memory
Prior art date
Application number
KR1019860001489A
Other languages
English (en)
Other versions
KR860007584A (ko
Inventor
그라시오티 알렉산드로
알프레드 쿠차 Ⅱ 허버트
Original Assignee
아이엔지. 씨. 올리베띠 앤드 씨., 에스. 피. 에이
스테파노 라베라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엔지. 씨. 올리베띠 앤드 씨., 에스. 피. 에이, 스테파노 라베라 filed Critical 아이엔지. 씨. 올리베띠 앤드 씨., 에스. 피. 에이
Publication of KR860007584A publication Critical patent/KR860007584A/ko
Application granted granted Critical
Publication of KR940007819B1 publication Critical patent/KR940007819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G09G5/227—Resolution modifying circuits, e.g. variable screen formats, resolution change between memory contents and display screen
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K16/00—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies
    • C07K16/18—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/574—Immunoassay; Biospecific binding assay; Materials therefor for cancer
    • G01N33/57407—Specifically defined cancers
    • G01N33/57438—Specifically defined cancers of liver, pancreas or kidney
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/68—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing involving proteins, peptides or amino acids
    • G01N33/6893—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing involving proteins, peptides or amino acids related to diseases not provided for elsewhere
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2800/00—Detection or diagnosis of diseases
    • G01N2800/04—Endocrine or metabolic disorders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S436/00—Chemistry: analytical and immunological testing
    • Y10S436/804—Radioisotope, e.g. radioimmunoassay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S436/00—Chemistry: analytical and immunological testing
    • Y10S436/811—Test for named disease, body condition or organ function
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S436/00—Chemistry: analytical and immunological testing
    • Y10S436/815—Test for named compound or class of compounds

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • Urology & Nephrology (AREA)
  • Molecular Biology (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Hematology (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Pathology (AREA)
  • Organic Chemistry (AREA)
  • Food Science & Technology (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Analytical Chemistry (AREA)
  • Microbiology (AREA)
  • Biotechnology (AREA)
  • Cell Biology (AREA)
  • Computer Hardware Design (AREA)
  • Hospice & Palliative Care (AREA)
  • Oncology (AREA)
  • Biophysics (AREA)
  • Genetics & Genomics (AREA)
  • Gastroenterology & Hepatology (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음.

Description

화상(video) 변환 장치
제 1 도는 본 발명을 구체화시킨 장치의 전체적인 블록 다이어그램.
제 2 도는 본 발명의 장치에 대한 제어 논리회로의 특정 실시예를 도시한 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
12 : 래치 14 : ROM
16 : 버퍼 20 : CRT 컨트롤러
50 : 제어 논리 회로 60 : 멀티플랙서
본 발명은 화상 디스플레이 분야에 관한 것이며, 보다 구체적으로 기술하면, 제 1 세트의 파라메타에 의해 정의된 제 1 의 화상 표시 포맷과 함께 사용하기에 적합한 컴퓨터와 제 2 세트의 파라메타에 의해 정의된 제 2 의 화상 포맷을 지니는 컴퓨터에 사용하도록 설계된 소프트웨어 사이에 양립성을 제공하는 장치에 관한 것이다.
지난 수년에 걸쳐 각종의 컴퓨터, 특히 퍼스널 컴퓨터가 소개되어 왔다. 제조 판매된 수많은 컴퓨터중에는, 그의 높은 지명도(知名度) 때문에 사실상의 표준 기기로서 드러나는 것도 있었다. 특정의 컴퓨터에 인기가 집중되면서, 여러 제 3 자의 소프트웨어 회사가 인기 집중된 기기에 적합한 많은 프로그램을 저작하게 된것이다.
지금까지, 컴퓨터 제조업자는 표준 기기용으로 설계된 많은 소프트웨어 패키지와의 양립성을 어느정도 또는 전부 희생하면서 신규하고 개량된 특정부를 갖는 완전히 새로운 기기를 설계할 것인가, 아니면 표준 기기용으로 지금까지 설계된 소프트웨어를 전부는 아닐지라도 대부분 실행시킬수 있는 표준기기의 복제품을 설계할 것인가를 결정해야했다. 양립성 편을 선택하는 경우, 그 결과로 제작된 컴퓨터는 표준기기보다 우수한 이점이나 능력을 갖추고 있는 경우가 적은 것이 보통이었다.
최근들어, 컴퓨터 사용자는 판독이 보다 용이하며 보다 많은 정보가 제공되고 보다 많은 눈길이 모아지는 디스플레이(display)를 제공하는 그래픽 능력을 그의 기기에서 요구하기에 이르렀다. 개선된 디스플레이는 데이타를 보다 양호하게 나타내고 눈의 부담을 덜어준다. 따라서, 개선된 디스플레이는 특정 회사의 소프트웨어의 사용뿐만 아니라 그러한 소프트웨어를 사용하는 특정의 컴퓨터의 사용을 촉진시켜준다. 그러므로, 제조업자가 개량에 힘을 쏟는 분야는 컴퓨터 디스플레이 분야이다. 대부분의 컴퓨터와 함께 사용된 디스플레이 장치는 음극선관(CRT)을 기초로한 것이다. CRT의 해상도는, CRT가 명료하게 디스플레이할 수 있는 수평방향 및 수직방향의 픽셀(pixel)(도트(dot) 또는 화소(pictureelement))의 갯수로 특정화되는 것이 보통이다. 소비자에게 널리 받아들여지고, 결과적으로 다량의 소프트웨어가 저작되어져 있는 퍼스널 컴퓨터는, 미합중국, 뉴욕, 아몽크 소재의 IBM사의 제품인 IBM PC이다. 대부분의 제조업자는 IBM PC와 양립하는 컴퓨터를 설계하는 거이 바람직하다는 것을 알아차렸으며 아직도 여러분야에서 상기 기기의 개량에 힘을 쏟고있다. 이와같은 분야중 하나가 컴퓨터 디스플레이 장치인 것이다. IBM PC는 640×200픽셀을 나타낼수 있는 디스플레이 장치를 사용한다. 이는 겨우 오피스 그래픽(office graphic)용에 적합한 것으로 판명되었다. 더우기, 이러한 기기는 기타의 것과 마찬가지로 8×8픽셀의 매트릭스로 형성되는 문자를 디스플레이하므로써, 80×25문자의 스크린을 얻게 된다. 진정한 디센더스(descenders)를 갖는 문자를 얻으며 디스플레이되는 텍스트(text)의 연속 라인사이에 춘분한 간격을 두기 위하여는, 8×8의 문자를 사용하는 경우, 극히 작은 낮은 해상도의 문자를 사용할 필요성이 있는데, 그 이유는 진정한 디센더스를 제공하기 위하여 8×8의 픽셀 매트릭스 전체가 사용되는 것이 아니기 때문이다.
따라서, 8×8펙셀이상의 펙셀 매트릭스를 각각의 문자에 사용하는 것이 바람직스럽다. 사용가능한 그러한 매트릭스중 한가지는 수평방향으로는 8개의 픽셀, 수직방향으로는 16개의 픽셀을 갖는 8×16매트릭스이다. 당업자에게는 자명한 것이겠지만, 그와 같은 매트릭스는 다시 쌍을 이루는 행(row)을 연속적으로 동일하게 주사(scan)함으로써 8×8픽셀 매트릭스와 양립성을 보유할 수 있다.
8×16문자를 사용하기 위하여는, 컴퓨터는 640×400픽셀을 디스플레이할 수 있어야 한다.
일반적으로, 컴퓨터의 디스플레이 회로와의 인터페이스(interface)에는 3개의 레벨이 있다. 이들 레벨은 (1) 하드웨어, (2) 컴퓨터의 기본 입/출력 시스템, (3) 컴퓨터의 운영 쳬계(operation system)이다.
많은 소프트웨어는 하드웨어 또는 기본 입/출력 시스템에 직접 기록되어서 운영쳬계를 우회(bypass)시킨다.
운영쳬계만을 사용하여 컴퓨터 스크린에 기록하는 프로그램이 보다 높은 해상도를 갖는 양립가능한 기기와 사용될 수 있지만, 하드웨어를 직접 프로그램하는 프로그램은 스크램블드(scrambled) 디스플레이를 보여주게 된다.
지금까지, IBM PC 및 그의 표준 640×200픽셀 스크린용으로 설계된 소프트웨어와 양립가능한 제품을 제조하고자 한 컴퓨터 제조업자는, 보다 높은 해상도 스크린을 사용한 경우 어느 정도는 양립성을 희생하여야 했다. 전형적인 경우, 그와 같은 양립성이 있는 컴퓨터의 제조업자는 보다 높은 해상도 스크린에 의해 초래되는 이점을 버림으로써 양립성을 유지하는 방법을 선택하지 못했다.
따라서, 본 발명의 목적은, 미리 결정된 디스플레이 파라메타, 즉 비교적 낮은 해상도의 스크린을 구비한 표준 컴퓨터용으로 설계된 소프트웨어를, 다른 디스플레이 파라메타, 즉 높은 해상도 스크린을 구비한 기타의 컴퓨터에 사용하도록 된 장치를 제공하는 것이다.
그러므로, 본 발명의 화상 변환장치는 특허청구의 범위 제 1 항중 특징부에 의해 한정된다.
이하 첨부된 도면을 예를들어 본 발명을 상세하게 기술하고자 한다.
예시된 장치는, 어드레스 레지스터와 복수개의 제어 레지스터를 갖는 디스플레이 컨트롤러에 신호를 공급하기 위하여, 제 1 포맥(format)의 디스플레이 장치용 화상 디스플레이 데이타를 제 2 포맷은 디스플레이 장치용으로 변환시킨다. 상기 디스플레이 컨트롤러는 디스플레이 포맷을 한정 및 제어한다. 본 발명을 구체화시킨 장치에 있어서, 어드레스 레지스터 데이타는 저장되어, 연속적드로 수신되는 제어 레지스터 데이타와 함께 메모리에 인가된다. 상기 메모리는 어드레스 레지스터 및 제어 레지스터 어드레스에 의해 어드레스 지정된 데이타를 판독하여, 상기 메모리내에 저장된 테이블(table)로 부터 제 2 포맷의 디스플레이 장치용에 사용될 새로운 값을 조사한다.
제 1 도는 본 발명을 구체화시킨 장치(100)의 블록 다이어그램을 도시한 것이다. 상기 장치(100)는, 산업 표준기기에 사용되는 CRT 디스플레이 파라메타를, 다른 파라메타를 갖는 다른 디스플레이 장치를 사용하는 컴퓨터에서 필요한 파라메타로 동작중에 변환시키는 기능을 한다. 예를들면, 디스플레이 파라메타는 수평 및 수직 동기위치 및 폭, 디스플레이 문자수등을 포함한다.
디스플레이 파라메타에 관한 데이타를 제공하는 입력 데이타(D0-D7)는 표준기기용으로 저작된 소프트웨어에 의해 제공될 수 있으며, 내부 데이타 버스(10)상에 인가된다. 이러한 데이타는 래치(12), ROM(14) 및 버퍼 (16)에 병렬로 공급된다. 그후, 버퍼(16) 및 ROM(14)으로 부터 발생된 데이타 CRT 컨트롤러 데이타 버스(11)에 인가되어 CRT 디스플레이 컨트롤러(CRTC ; 20)에 인가된다. 상기 CRT 컨트롤러(20)는 CRT상에 디스플레이되는 래스타 주사(rater scan)를 발생시킨다. 널리 사용되고 있는 CRT 컨트롤러는, 예를들면 미합중국, 아리조나 85008, 피닉스, 이스트, 맥도웰 로드 5005에 게재하는 Motorola Inc.에의해 제조된 6845이다.
상기 6845는 19개의 액세스가능한 내부 레지스터를 지니는데, 이들은 래스터 주사된 CRT 디스플레이 장치를 한정 및 제어하는데 사용된다. 이들 레지스터중 하나(어드레스 레지스터 또는 포인터 레지스터)는 나머지 18개의 레지스터에 대한 포인터로서 사용된다. 이러한 레지스터는 기록전용(write-only) 레지스터인데, 이는 데이타 버스(10)로 부터 수신되는 적절한 명령을 실행함으로써 마이크로프로세서로 부터 로드(load)된다.그리하여, 버스의 5개의 최하위 비트(D0-D4)가 포인트 레지스터로 로드된다.
나머지 18개의 레지스터중 어느 하나를 로드시키기 위하여, 우선 포인터 레지스터가 필요한 포인터와 함께 로드되고, 그후 선택된 레지스터가 내부에 배치될 정보와 함께 로드된다. 따라서, 6845는 2레지스터 장치라고 간주될 수 있다. 어드레스 또는 포인터 레지스터인 제 1 레지스터는 A0=0일 경우 호출된다. 신호(A0)는 단자(4)에 수신되어 CRTC(20)의 RS(레지스터 선택)단자에 인가된다. A1=1인 경우, 소망하는 디스플레이 파라메타의 값은 포인터 레지스터내의 어드레스에 의해 선택된 레지스터내로 배치된다. 이들 어드레스는 소프트웨어 또는 운영체계로 부터 수신된다.
표 1은 각종 동작 모드를 제어하도록 7845 CRT 컨트롤러 레지스터로 로드되어야 하는 값을 한정한 것이다.
[표 1]
Figure kpo00001
동작에 있어서, 데이타 버스(10)로 부터 수신된 신호는 ROM(14)에 내재하는 조사 테이블(look up table)에 의해 번역되고 상기 번역된 값은, CRTC(20)에 연결되어 있는 데이타 버스(11)상에 배치된다. ROM(14)에서 조사되는 메모리 저장장소의 어드레스는 2개의 부분으로 이루어져 있다. 제 1 부분(A8-A11)은 래치(12)로 부터 버스(22)를 통해 수신되고, 제 2 부분(A0-A7)은 데이타 버스(10)로 부터 직접 수신된다. 이때, 래치(12)는 데이타 버스(10)로 부터 데이타 비트(D0-D3)를 수신한다.
본 발명의 한 실시예에서는, 단지 데이타 비트(D0-D3)만을 사용하여 제어 레지스터를 사용하는데, 그이유는 표 1에 나타낸 마지막 2개의 레지스터 즉 R16 및 R17이 라이트 펜(light pen)의 기능을 지원하기 때문이다. 이러한 경우에, 단지 레지스터 (R0-R15)만이 어드레스 지정되는데, 이는 단지 4비트, 즉 비트(D0-D3)만을 사용하여 이행될 수 있다. 다음번에 포인터 레지스터가 재기록될때 까지 래치(12)는 CRTC(20)에서 어드레스 지정될 소망하는 제어 레지스터를 선택하도록 마이크로프로세서로 부터 수신된 레지스터 어드레스를 보유한다. A0=0일 경우에는 언제든지 래치(12)는 데이타 비트 (D0-D3)를 래치(latch)한다. 포인터 레지스터에의 액세스가 필요한 경우에만 A0=0이다. 이때, 비트(D0-D3)는, ROM(14)의 어드레스 입력 단자(A0-A7)로 로드되는 데이타 버스(10)상에 수신된 제어 레지스터 데이타와 동시에, 어드레스 비트로서 로드된다.
ROM(14)의 어드레스 입력 단자(A0-A7)에 인가되는 비트(D0-D7)와 함께, 비트(D0-D3)는 ROM(14)의 어드레스 비트 입력 단자(A8-A11)에 인가된다. 그리하여, 12비트의 어드레스가 구성되어 ROM에 내재하는 조사 테이블의 저장 장소를 어드레스 지정한다. 이때, ROM에 내재하는 어드레스 지정된 저장장소에 저장된 값은 데이타 버스(11)상에 배치되어 CRTC(20)의 D0-D7 입력단자에 인가된다.
상기 장치는 CRTC(20)의 칩 선택(C/S) 입력을 어드레스 지정하는 CR신호를 사용한다. 이러한 신호가 저(low) 레벨로 되는 경우, CRTC 판독 또는 기록 동작시 CRTC가 선택된다.
정상 동작시, 소프트웨어 또는 하드웨어 CRT 컨트롤러에 대하여 일정한 기능의 이행을 요구하는 경우, 데이타는 CRT 컨트롤러에 2개의 부분으로 전송된다. 제 1 부분에 대하여는, A0가 저 레벨로 세트되어, DRTC 어드레스 레지스터가 어드레스 지정되고 있다는 것을 나타낸다. 이러한 동작 단계동안, 장치(100)는 투명한 상태에 있으므로, 소프트웨어에 의해 선택된 레지스터의 어드레스는 버퍼(16)를 통해 CRT 컨트롤러(20)에 내재하는 포인터 레지스터에 직접 발송될 수 있다.결과적으로, 버퍼(16)는 인에이블(enable)되어, 그의 인에이블 입력단자(EN)에서 제어 논리회로(50)로 부터 리드 라인(51)상에 발생된 적합한 신호를 수신한다. 예를들면, 74LS 245와 같은 본 기술에 공지된 많은 표준 버퍼의 경우와 같이, 인에이블 입력단자(EN)에 수신된 신호가 저 레벨로 되는 경우에 버퍼(16)는 인에이블된다. 그러한 동작 부분동안, A0는 단자(40)로 부터 수신된 바와같이 논리 0과 같으며, 제어 논리회로(50) 및 래치(12)에 및 CRT 컨트롤러(20)의 RS 단자에 발송된다. 그리하여, 이러한 신호는 어드레스 또는 포인터 레지스터를 선택하고, 기술한 바와같이, 데이타 버스(10)의 라인 (D0-D3)에 연결되어 로드되는 입력단자를 지니는 래치(12)에 인가되고, 상기 신호가 인가된 래치(12)는 적시에 클록킹된 다음에 버스(22)상에 D0-D3를 발생시킨다. 래치 (12)는 A0=0인 경우에는 언제든지 그의 출력에 D0-D3를 유지하며, 이러한 데이타를 ROM(14)에 입력단자(A8-A11)에 제공한다.
제 2 동작 부분동안, 소프트웨어로 부터 생성된 특정의 디스플레이 제어 데이타는 CRT 컨트롤러(20)에 인가될 수 있다. 이러한 특정의 데이타는 이미 기술한 바와같이, 표 1에 상세하게 기재되어 있는 CRT 디스플레이 장치의 여러 파라메타, 예를들면 주어진 행 및 열에 디스플레이될 문자의 수와 아울러 동기 정보등 CRT에 사용되는 파라메타를 설정한다. 본 발명에서는, 이러한 동작 부분동안, 신호의 전송을 중단시켜 상기 신호를 변환시킴으로써, 프로그램이 최초로 개발된 마이크로 컴퓨터보다도, 높은 해상도를 갖는 마이크로 컴퓨터에 대하여 상기 신호가 사용될수 있게 하는 것이 현재로서는 바람직하다.
따라서, 리드 라인(51)으로 부터 발생된 EN신호를 고(high)레벨로 구동시킴으로써 버퍼(16)는 디세이블(disable)되고, 제어 논리회로(50)으로 부터 리드라인(53)을 통해 0E(출력 이네이블) 입력 단자에 수신된 논리 0신호에 의해 ROM(14)는 인에이블된다. 데이타 버스(10)상에 현재 발생된 데이타, 즉 데이타 비트(D0-D7)는, 표준기기에 내재하는 CCRT 컨트롤러(0)에 소프트웨어 프로그램이 본래 기록된 특정의 데이타를 나타낸다. 본 발명에서는, 이러한 데이타는 ROM(14)의 어드레스 입력단자(A0-A7)에 대신 인가된다. 앞서 기술한 바와같이, 어드레스 입력단자(A8-A11)에서 수신된 4개의 최상위 비트는 어드레스의 제 1 부분을 형성하고, 8개의 취하위 비트는 어드레스의 제 2 부분을 형성한다. ROM(14)은 입력단자(A8-A11)의 16개의 서로다른 조합(combination)에 해당하는 16개의 테이블로 조직된 내부 메모리를 지니며, 각각의 테이블은 어드레스 비트(A0-A7)에 의해 선택되는 테이블내에 256개에 이르는 라인을 지닐수 있다.
다시 표 1을 참조라면, 소프트웨어가 예컨대 수평동기폭을 변경 또는 설정하는 명령을 포함하는 경우, 레지스터(R3)를 어드레스 지정할 필요성이 있을 것이다. 그러기위하여, 2진수(0011)가 각각A11, A10, A9 및 A8로 로드되게 하고, A0는 저레벨로 되게 한다. 이미 래치(12)내로 로드되어 있는 이러한 값에 의해, 그후 ROM(14)은 A0=1인 경우 수평동기폭 테이블로 부터 값을 조사하게 된다. 이러한 값은, 10개의 문자를 기록하는데 소요되는 시간에 해당하는 16진법의 0A로 대개 설정한다. 예를들면, 보다 높은 해상도의 모니터가 서로다른 동기폭을 사용하고 있는 경우, 0A로서 지정된 라인(저장 장소(03 0A))하에서, 상기 모니터는 0011 테이블에서 서로다른 동기폭을 조사하여, 보다 높은 해상도의 모니터가 필요로하는 상기 동기폭에 해당하는 값을 찾아낸다.
표 1에서 알수있는 바와같이, CRT 컨트롤러는 기록 및 판독될 수 있다. CRT 컨트롤러(20)는 레지스터(R14, R15, R16, R71)에 대하여만 판독될 뿐이다. 우선 레지스터 (R16, R17)를 무시하는 경우, 이는 커서 위치가 CRT컨트롤러로 부터 판독될 수 있다는 것을 의미한다. CRT 컨트롤러(20)로 부터의 판독을 가능하게 하기 위하여는, 버퍼(16)는 쌍방향성이여햐 하고 방향이 선택될 수 있어야 한다. 버퍼(16)는 제어 논리 회로(50)로 부터 리드라인(51)을 통해 보내진 신호에 의해 인에이블되고 데이타 전송의 방향은 리드라이인(52)상에 발생된
Figure kpo00002
(기록) 신호에 의해 선택된다.
Figure kpo00003
신호=0인 경우, 기록 동작이 지정되고 버퍼는 버스(10)로 부터 발생된 데이타를 버스(11)로 통과시킨다.
Figure kpo00004
=1인 경우, 판독 동작이 지정되고 버퍼(16)는 데이타 버스(11)로 부터 데이타 버스(10)으로의 데이타 전송을 가능하게 한다.
CRT 컨트롤러(20)의 판독 동작동안,
Figure kpo00005
신호는 고 레벨이어야 한다. 이 러한 경우에, 버퍼(16)는 인에이블되고 ROM(14)은 디세이블된다. 기술한 바 있는 데이타 전송방향은 데이타 버스(11)로부터 데이타 버스(10)로 향하게 됨으로써 데이타 버스(11)는 마이크로프로세서 데이타 버스(10)와 직접 통신하게 된다.
CRT 컨트롤러(20)의 포인터 레지스터의 기록동작동안, A0 신호 및
Figure kpo00006
신호는 모두 저 레벨로 된다. 이러한 경우에 버퍼(16)는 인에이블되고 ROM(14)은 디세이블된다. 데이타 전송방향은 데이타 버스(10)로부터 데이타 버스(11)로 행하게 됨으로써 데이타 버스(10)는 데이타 버스(11)와 직접 통신하게 된다. CRT컨트롤러(20)의 제어 레지스터의 기록 동작동안(이는 포인터 레지스터의 기록 동작과는 구별됨)에는, 다시 한번
Figure kpo00007
신호가 저 레벨로 되지만, A0가 고 레젤로 된다. 이러한 경우에, 버퍼(16)의 EN 입력 단자는 고레벨로 세트되어 버퍼(16)를 디세이블시키고, ROM(14)의 OE 입력단자는 저 레벨로 세트되어 ROM(14)을 인에이블시킨다. 그리하여, ROM(14)은 소프트웨어로부터 수신된 값을 보다 높은 해상도의 디스플레이 장치에 필요한 값으로 변환시켜 이를 버스(11)상에 배치시킬 수 있다.
이들 기능은 표 2에 요약되어 있으며 제 2 도에 도시된 제어 논리회로(50)에 의해 구현될 수 있다. 제 2 도는 멀티플렉서(60) 및 인버터(61, 62)를 포함하는 제어 논리 회로(50)의 특정 실시예를 도시한 것이다.
[표 2]
Figure kpo00008
동작을 설명하면, 멀티플렉서(60)는 4개의 입력단자(1C0-1C3)중 하나로부터 선택된 데이타를 출력단자(1Y)에 제공하고, 4개의 입력단자(2C0-2C3)중 하나로부터 선택된 데이타를 출력단자(2Y)에 인가한다. 상기 멀티플렉서는, 단자(A, B)에 인가되며 입력단자(1C0-1C3 ; 2C0-2C3)중 하나로부터의 신호를 선택하여 이를 출력단자 (QY, 2Y)에 각각 인가시키는 기능을 하는 신호에 의해 제어된다. 입력단자(1G, 2G)는 스트로브(strobe) 신호인 CR 신호를 수신한다. 스트로브 단자가 고 레벨 신호를 수신하는경우에는 언제든지, 입력단자(1C0-1C3 ; 2C0-2C3)에 인가된 데이타 및 선택 입력 (AMB)의 상태에 무관하게 출력은 저레벨로 된다. 따라서, 멀티플렉서(60)는 단지 1G 및 2G 신호가 저 레벨일 경우에만 인에이블된다. 본 발명에서는, 이는 CRT 컨트롤러(20)가 어드레스 지정되는 경우 (즉, CR=0일 경우)에 해당한다.
멀티플렉서(60)의 입력단자(11C0, 1C1, 1C3, 2C2)는 모두 접지에 결속되어 있음으로써 그들 입력단자에는 논리 0이 인가된다. 입력단자(1C2, 2C0, 2C1, 2C3)는 모두 양(+)의 공급 전압에 결속되어 있음으로써 그들 입력단자에는 논리 1이 인가된다. 상기 신호는 표 2에 따라서 멀티플렉싱(multiplexing)된다. 따라서, A0신호가 고 레벨이고 판독동작이 나타나는 경우, 멀티플랙서(60)는 출력 단자(1Y)에, 1C3에 해당하는 논리 0 신호를 제공한다. 이러한 출력 신호는 인버터(61)에 의해 반전되어 ROM(14)을 디세이블시킨다. 또한, 멀티플렉서(60)는 출력(2Y)에, 2C3와 등가인 신호를 발생시킨다. 이러한 신호는 논리 1이지만, 이는 다시 인버터(62)에 의해 반전되어 버퍼(16)에 인가됨으로써 버퍼(16)는 인에이블되어 데이타 버서(10)와 데이타 버스(11) 사이의 데이타 전송을 허용한다.
Figure kpo00009
신호가 또한 버퍼(16)이 방향 입력단자(DIR)에 집적 인가되기 때문에, 버스(11) 로부터 버스(10)로의 데이타 전송이 행해져서 판독공작이 완료된다.
A입력이 고 레벨 (
Figure kpo00010
=1)이고 멀티플렉서의 B입력이 고 레벨(A0=1)인 경우에, 논리 1의 출력이 출력단자(IY)에 공급되는데, 이는 인버터(61)에 의해 반전되어 ROM(14)의 OE 입력단자에 인가됨으로써 ROM(14)이 인에이블된다. 멀티플렉서(60)의 2Y 출력단자는 2C2와 등가인 신호, 즉 제로(0)를 수신한다. 2Y로 부터 발생된 출력신호는 인버터(62)에 의해 반전되어 논리 1신호를 버퍼(16)의 EN 입력단자에 제공함으로써 버퍼(16)를 디세이블시킨다. 그리하여, 상기 버퍼는 데이타 버스(11)와 데이타 버스(10)를 분리시킨다.
제 3 의 상태에서는, 멀티플렉서(60)의 B입력단자에 A0 신호로부터 논리 0이 인가되고, 판독동작 (
Figure kpo00011
=1)에 해당하는 논리 1이 A입력단자에 인가된다. 이러한 경우에 논리 0이 출력단자(1Y)에 제공되고, 이는 다시 인버터(61)에 의해 반전되어 논리 1을 ROM(14)에 제공한다. 이로인해 ROM(14)은 디세이블된다. 그와 동시에, 2C1의 입력에 해당하는 논리 1이 출력단자(2Y)에 인가된다. 이러한 신호는 다시 인버터(62)에 의해 반전되어 버퍼(16)를 인에이블 시킨다. 따라서, 상기 버퍼(16)는 데이타 버스로부터의 판독이 가능해진다. 따라서, 그러한 경우에 버퍼(16)는버스(11)로부터 버스(10)로의 데이타 전송을 허용하는데, 그 이유는
Figure kpo00012
신호가 고 레벨이기 때문이다.
마지막으로, 포인터 레지스터 호출에 해당하는 최종 상태에 있어서는, 멀티플렉서(60)의 B입력단자에 인가된 신호(A0)는 논리 0이며, 멀티플렉서(60)의 A 입력단자에 인가된 신호(
Figure kpo00013
) 도 역시 논리 0이다. 이러한 경우에, 출력단자 (
Figure kpo00014
Y)는 1C0에서의 신호값(이경우에 논리 0과 같음)을 취하고, 출력단자(2Y)는 2C0에서의 신호값(논리 1과 같음) 과 같게 된다. 이들 출력신호는 다시 인버터(61,62)에 의해 반전된다. 그리하여, ROM(14)은 디세이블되고 버퍼(16)는 인에이블된다.
Figure kpo00015
신호가 저 레벨이기 때문에, 버퍼(16)는 데이타 버스(10)로부터 데이타 버스(11)로의 데이타 전송을 가능하게 한다. 이는, CRT 컨트롤러(20)의 포인터 레지스터에 직접 기록하는 것이 바람직한 상황에 해당한다. 기술한 바와 같이, 이러한 시점에서는 장치는 투명한 상태로 유지되어 소프트웨어로부터 수신된 어드레스가 상기 컨트롤러에 직접 인가될 수 있는 것이 바람직하다.
표 3은 ROM(14)에 배치될 수 있는 가능한 값을 요약해 놓은 것이다. 어드레스는, 단자 (A8-A11)에 인가되는 ROM에 내재하는 각각의 테이블에 대한 어드레스와, A0-A7과 같은 어드레스에 해당하는 소프트웨어로부터 수신된 특정의 입력 데이타로 분류되어 있다. 표 3을 참조하면, 상기 값이 산업표준기기 통상적으로 사용되고 있는 값과 어느정도로 다른가를 보여주고 있다. 예를 들면, 본 발명의 레지스터(R3)의 어드레스(03)을 참조하면, 표준 컴퓨터에 전형적으로 사용되고 있는 값과는 관계없이 값(OC)이 선택된다. 이러한 경우에, 표준기기에서는 OA이다. 앞서 기술한 바와 같이 수평 등기폭에 해당하는 이러한 신호는 일반적으로 어떠한 소프트웨어의 요건과도 무관하다.
[표 3]
Figure kpo00016
또한, 본 발명은 필요한 경우에는 완전히 바이패스될 수 있다. 예를 들면, CRT 컨트롤러(20)에 값을 기록하는 소프트웨어와 함께 사용되지만, 그러한 소프트웨어가 보다 높은 해상도의 디스플레이 장치를 사용하는 마이크로컴퓨터용으로 특별히 개발되어진 경우, 제어 레지스터의 값에(N+R)의 값을 가산함으로 ROM 은 투명하게 될 수 있다. 이들의 투명한 값은 표 3에 투명한 것으로 나타나 있다. 이와같이 특별한 경우, 투명한 값의 2진 어드레스는 모두 1과 같은 최상위 비트를 지닌다는 점에 유념하기 바란다. 이는 소프트웨어 프로그래머가 ROM(14)을 바이패스시키는 간편한 방법을 제공한다.
또한, 본 발명은 CRT 래스터 속도의 변경을 가능하게 한다. 예를 들면, 여러 공지된 컴퓨터에서는, 상업 텔레비젼 방송의 수신기에 사용되는 유사한 주사 속도에 해당하는 15.75kHz의 주사속도가 사용되고 있다. 본 발명을 사용하여 개발된 한 컴퓨터에서느, 26kHz의 주사속도가 사용되고 있다. 더우기, 플라이백(flyback) 기간을 단축하여 상기 주사의 유효시간을 길게할 수 있는 것이 판명되었다. 그러한 컴퓨터에서 15.75kHz의 주사속도에 접합한 소프트웨어가 어떠한 변환도 되지않고서 사용되는 경우, 디스플레이 장치는 완전히 혼란되어 버린다.
본 발명은, 고 해상도 CRT를 사용하는 마이크로 컴퓨터와 함께 사용되도록 낮은 해상도 CRT용으로 설계된 소프트웨어를 적응시키는데 사용하기위한 것으로 기술하였지만, 컴퓨터와 함께 사용되는 소프트웨어에 의해 본래부터 고려된 것과는 다른 디스플레이 장치용 파라메타를 컴퓨터가 요구하는 어떠한 경우에도 사용될 수 있다. 따라서, 소프트웨어의 양립성이 유지될 수 있으며, 마이크로컴퓨터는 자동적으로 소프트웨어를 특정의 디스플레이 장치의 요건에 맞게 조정하게 된다.

Claims (7)

  1. 컴퓨터 디스플레이 컨트롤러(20)를 프로그래밍하는데 사용되는 데이타로서 제 1 형태의 디스플레이 장치와 함께 사용되는 제 1 세트의 파라메타에 해당하는 제 1 세트의 값을 갖는 데이타를, 제 2 형태의 디스플레이 장치와 함께 사용되는 제 2 의 파라메타에 해당하는 제 2 의 값을 갖는 데이타로 변환시키는 장치로서, 컴퓨터 디스플레이 컨트롤러내의 어드레스를 선택하는 제 1 군의 데이타 및 상기 어드레스와 관련된 파라메타를 제어하는 제 2 군의 데이타를 컴퓨터 디스플레이 컨트롤러(20)에 전송시키도록 컴퓨터 데이타 버스(10)및 컨트롤러 데이타 버스(11)와 접속될 수 있는 데이타 변환장치에 있어서, 상기 제 1 군의 데이타를 저장하도록 상기 컴퓨터 데이타 버스(10)에 연결되어 있는 저장장치(12), 상기 컴퓨터 데이타 버스(10) 및 상기 컨트롤러 데이타 버스를 선택적으로 분리 또는 연결시키도록 상기 컴퓨터 데이타 버스(10) 및 상기 컨트롤러 데이타 버스(11) 사이에 배치되어 있는 버퍼(16), 상기 저장장치(12)에 저장된 데이타를 수신하기 위한 제 1 의 복수개의 어드레스 라인(A8-A11) 및 상기 제 2 군의 데이타를 상기 컨트롤러 데이타 버스(11)에 제공하도록 상기 컴퓨터 데이타 버스(10)에 연결되어 있는 제 2 의 복수개의 어드레스 라인(A0-A7)을 갖는 메모리(14), 및 상기 버퍼(16) 및 상기 메모리(14)를 선택적으로 인에이블시켜 상기 제 1 군의 데이타 및 상기 제 2 군의 데이타를 상기 컴퓨터 디스플레이 컨트롤러(20)에 순차적으로 인가시키도록 상기 버퍼(16) 및 상기 메모리(14)에 연결되어 있는 제어 논리회로(50)를 포함하는 것을 특징으로 하는 데이타 변환장치.
  2. 제 1 항에 있어서, 상기 제 1 군의 데이타는 상기 메모리(14)에 가해지도록 상기 저장장치(12)에 의해 로드(load)되어 상기 저장장치(12)에 저장되는 반면에, 상기 제 2 군의 데이타는 상기 메모리 (14)에 의해 수신되며, 상기 메로리(14)는 일군의 테이블과 상기 테이블내의 데이타 라인으로 편성된 데이타를 포함하고, 상기 테이블은 상기 저장장치(12)로부터 수신된 제 1 군의 데이타에 의해 선택되며, 상기 테이블내의 라인은 상기 컴퓨터 데이타 버스(10)로부터 수신된 제 2 군의 데이타에 의해 선택되는 것을 특징으로 하느 데이타 변환장치.
  3. 제 2 항에 있어서, 상기 컴퓨터 디스플레이 컨트롤러(20)는, 상기 제 1 군의 데이타가 상기 컴퓨터 데이타 버스(10)상에 수신되어 상기 컴퓨터 디스플레이 컨트롤러의 디스플레이 파라메타를 제어하기 위한 레지스터를 선택할 경우에 논리 0신호이고, 상기 제 2 군의 데이타가 상기 컴퓨터 데이타 버스(10)상에 수신되어 상기 제 1 의 복수개의 데이타에 따라 선택된 레지스터에 데이타를 입력시킬 경우에 논리 1신호인 레지스터 선택신호(A0)에 응답하는 CRT 컨트롤러인 것을 특징으로 하는 데이타 변환장치.
  4. 제 3 항에 있어서, 상기 제어 논리회로(50)는 기록신호(
    Figure kpo00017
    ) 및 상기 레지스터 선택신호(A0)를 수신하며, 상기 버퍼(16)에 연결된 제 1 의 출력(51) 및 상기 메모리(14)에 연결된 제 2 의 출력(53)을 지니는 것으로서, 상기 기록신호(
    Figure kpo00018
    ) 가 제 1 이 상태에 있으며 상기 레지스터 선택신호(A0)가 제 1 의 상태에 있는 경우, 상기 버퍼(16)가 인에이블되고 상기 메모리(14)가 디세이블되며, 상기 기록신호(
    Figure kpo00019
    )가 제 1 의 상태에 있고 상기 레지스터 선택신호(A0)가 제 2 의 상태에 있는 경우, 상기 버퍼(16)가 디세이블되고 상기 메모리(14)가 인에이블되게 하는 것을 특징으로 하는 데이타 변환장치.
  5. 제 4 항에 있어서, 상기 제어 논리회로(50)는, 고정논리 0과 고정논리 1신호에 연결된 복수개의 입력단자(1C0-2C3)를 지니며 상기 메모리(14) 및 버퍼(16)에 연결된 출력 (51, 53)을 지니는 멀티플렉서(60)를 포함하고, 상기 멀티플렉서는 멀티플렉서 입력에서 상기 버퍼 및 메모리에 인가될 신호를 선택하여 상기 버퍼 및 메모리를 디세이블 및 인에이블시키는 것을 특징으로 하는 데이타 변환장치.
  6. 제 5 항에 있어서, 상기 버퍼(16)는, 상기 CRT 컨트롤러(20)로부터 상기 컴퓨터 데이타 버스(10)로, 및 상기 컴퓨터 데이타 버스(10)로부터 상기 CRT 컨트롤러 데이타 버스(11)로 데이타를 선택적으로 전송시키는 쌍방 버퍼인 것을 특징으로 하는 데이타 변환장치.
  7. 제 4 항 또는 제 6 항중 어느 한 한에 있어서, 상기 쌍방항 버퍼(16)의 방향은 기록신호 (
    Figure kpo00020
    )에 의해 제어되는 것을 특징으로 하는 데이타 변환장치.
KR1019860001489A 1985-03-08 1986-03-04 화상(video) 변환 장치 KR940007819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US709442 1985-03-08
US06/709,442 US4713779A (en) 1985-03-08 1985-03-08 Video converter
US709,442 1985-03-08

Publications (2)

Publication Number Publication Date
KR860007584A KR860007584A (ko) 1986-10-15
KR940007819B1 true KR940007819B1 (ko) 1994-08-25

Family

ID=24849863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001489A KR940007819B1 (ko) 1985-03-08 1986-03-04 화상(video) 변환 장치

Country Status (6)

Country Link
US (1) US4713779A (ko)
EP (1) EP0195163B1 (ko)
JP (1) JPH0820859B2 (ko)
KR (1) KR940007819B1 (ko)
CN (1) CN1010617B (ko)
DE (1) DE3585229D1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165016A (en) * 1985-10-07 1992-11-17 Casio Computer Co., Ltd. Image data output apparatus with display range designation means
US5029077A (en) * 1986-01-17 1991-07-02 International Business Machines Corporation System and method for controlling physical resources allocated to a virtual terminal
US5038301A (en) 1987-07-31 1991-08-06 Compaq Computer Corporation Method and apparatus for multi-monitor adaptation circuit
JPH0293725A (ja) * 1988-09-29 1990-04-04 Mitsubishi Electric Corp 表示エミユレーシヨン装置
JPH05210085A (ja) * 1992-01-30 1993-08-20 Canon Inc 表示制御装置
US5586271A (en) * 1994-09-27 1996-12-17 Macrolink Inc. In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus
US5751295A (en) * 1995-04-27 1998-05-12 Control Systems, Inc. Graphics accelerator chip and method
GB2317310B (en) * 1996-09-14 2000-11-22 Ibm Digital display driven by analog interface with reduced noise
US6750876B1 (en) * 1997-11-16 2004-06-15 Ess Technology, Inc. Programmable display controller
US7164449B1 (en) 1999-07-15 2007-01-16 Thomson Licensing Method and apparatus for isolating IIC bus noise from a tuner in a television receiver
EP1228636B1 (en) * 1999-07-15 2004-09-29 Thomson Licensing S.A. Method and apparatus for isolating iic bus noise from a tuner in a television receiver
US8525931B2 (en) 2002-01-11 2013-09-03 Thomson Licensing Method and apparatus for isolating IIC bus noise from a tuner in a television receiver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983328A (en) * 1975-03-07 1976-09-28 Westinghouse Electric Corporation Television system for the display of visuals with high resolution
US4238774A (en) * 1978-04-17 1980-12-09 Cpt Corporation Drive circuits for a high resolution cathode ray tube display
JPS5640884A (en) * 1979-09-12 1981-04-17 Mitsubishi Electric Corp Diaply unit
US4309700A (en) * 1980-05-22 1982-01-05 Technology Marketing, Inc. Cathode ray tube controller
JPS5734286A (en) * 1980-08-11 1982-02-24 Canon Inc Information outputting device
US4437122A (en) * 1981-09-12 1984-03-13 Xerox Corporation Low resolution raster images
US4439762A (en) * 1981-12-28 1984-03-27 Beckman Instruments, Inc. Graphics memory expansion system

Also Published As

Publication number Publication date
EP0195163A2 (en) 1986-09-24
JPH0820859B2 (ja) 1996-03-04
CN1010617B (zh) 1990-11-28
CN86100108A (zh) 1986-10-29
JPS61204778A (ja) 1986-09-10
KR860007584A (ko) 1986-10-15
DE3585229D1 (de) 1992-02-27
EP0195163A3 (en) 1990-02-14
EP0195163B1 (en) 1992-01-15
US4713779A (en) 1987-12-15

Similar Documents

Publication Publication Date Title
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
EP0071725B1 (en) Method for scrolling text and graphic data in selected windows of a graphic display
US5559954A (en) Method & apparatus for displaying pixels from a multi-format frame buffer
EP0201210B1 (en) Video display system
KR100363061B1 (ko) 텔레비전수상기용비트맵형온스크린디스플레이장치
US5473342A (en) Method and apparatus for on-the-fly multiple display mode switching in high-resolution bitmapped graphics system
US4591842A (en) Apparatus for controlling the background and foreground colors displayed by raster graphic system
EP0133903B1 (en) Display control method and display control apparatus
KR940007819B1 (ko) 화상(video) 변환 장치
JPH0426471B2 (ko)
EP0464555B1 (en) Image data control apparatus and display system
EP0298243A2 (en) A computer video demultiplexer
EP0184246A2 (en) Electronic colour signal generator and colour image display system provided therewith
GB2203316A (en) Display system with symbol font memory
US20050024381A1 (en) Raster engine with multiple color depth digital interface
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
US5488698A (en) Rasterization of line segments using difference vectors
US5309552A (en) Programmable multi-format display controller
USH996H (en) High resolution page image display system
KR890000278B1 (ko) 사용자 정의문자 표시가 가능한 디스플레이 제어방식
JPH07262349A (ja) ディザ変調方法及び回路、ディザテーブル用アドレス発生方法及び回路並びにこれらを用いたハードコピー回路
JP3292960B2 (ja) フレーム・バッファに記憶されている画素データをコンピュータ装置の出力表示装置に表示する画素データへ翻訳する回路
EP0121810A2 (en) Microprocessor
JPH0213317B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980818

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee