KR940006361A - 데이타 전송 제어 장치 - Google Patents

데이타 전송 제어 장치 Download PDF

Info

Publication number
KR940006361A
KR940006361A KR1019930010586A KR930010586A KR940006361A KR 940006361 A KR940006361 A KR 940006361A KR 1019930010586 A KR1019930010586 A KR 1019930010586A KR 930010586 A KR930010586 A KR 930010586A KR 940006361 A KR940006361 A KR 940006361A
Authority
KR
South Korea
Prior art keywords
access
data
interface
buffer memory
buffer
Prior art date
Application number
KR1019930010586A
Other languages
English (en)
Other versions
KR100276480B1 (ko
Inventor
다꾸야 이시다
Original Assignee
아이자와 스스무
세이꼬 엡슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이자와 스스무, 세이꼬 엡슨 가부시끼가이샤 filed Critical 아이자와 스스무
Publication of KR940006361A publication Critical patent/KR940006361A/ko
Application granted granted Critical
Publication of KR100276480B1 publication Critical patent/KR100276480B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

[목적] CPU의 능력을 내리는 것이 아니고, 대량의 연속 데이타 전송을 행할 수 있는 데이타 전송 제어 장치를 제공한다.
[구성] 외부 기억 장치와의 인터페이스와, 버퍼 메모리와의 인터페이스와, 데이타 처리 디바이스에의 데이타 전송용 인터페이스와, 버퍼 메모리에의 억세스의 조정 수단을 갖던 데이타 전송 제어 장치를 구성한다.
[효과] 대량의 데이타 전송을 필요로 하는 멀티 매디아 기기나 TV 게임기등의 시스템 바포먼스를 향상시킬 수가 있다.
또, 시스템의 소형화, 저가화를 실현할 수 있다. 또, 저속의 CPU를 사용할 수 있다. 한층더, TV와 같이 표시기간과 비표시기간이 주기적으로 출현하도록 한 기기와부정기로 데이타를 필요로 하는 기기등에의 데이타의 배분을 효율적으로 행할 수 있다.

Description

데이타 전송 제어 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 데이타 전송 제어 장치의 제1의 실시예를 나타내는 구성도,
제2A 및2B도는 본 발명을 구성하는 요구 조정 수단의 일예를 나타내는 구성도와 각부의 파형도,
제3도는 본 발명의 데이타 전송 제어 장치를 사용한 정보 기기의 구성도,
제4A도 및 4B도는 화상 표시의 주기를 설명하기 위한 도면,
제5도는 본 발명에 의한 데이타 전송 제어 장치의 제2의 실시예를 나타내는 구성도,
제6도는 본 발명에 의한 데이타 전송 제어 장치의 제3의 실시예를 나타내는 구성도,
제7도는 본 발명에 의한 데이타 전송 제어 장치의 제4의 실시예를 나타내는 구성도,
제8도는 본 발명에 의한 데이타 전송 제어 장치의 제5의 실시예를 나타내는 구성도,
제9도는 본 발명의 데이타 전송 제어 장치의 제5의 실시예에서의 변형예를 나타내는 구성도,
제10도는 본 발명의 데이타 전송 제어 장치의 제6의 실시예를 나타내는 구성도,
제11도는 본 발명의 데이타 전송 제어 장치의 제7의 실시예를 나타내는 구성도,
제12도는 본 발명의 데이타 전송 제어 장치의 제8의 실시예를 나타내는 구성도.

Claims (12)

  1. 자기 기억 장치등의 외부 기억 장치를 접속해서 데이타를 수수하는 외부 기억 장치 제어 수단인 외부 인터페이스와, 상기 외부 인터페이스에서 판독된 데이타를 격납하는 목적의 반도체 기억 장치인 버퍼 메모리를 접속해서 데이타를 수수하는 기억 장치 제어 수단인 버퍼 인터페이스와, 상기 버퍼 메모리와 데이타를 수수하는 다른 반도체 장치인 시스템 디바이스와의 데이타 통신 수단인 시스템 인터페이스와, 버퍼 메모리와의 사이에서 데이타의 수수를 행해야만 하는 버퍼 인터페이스에 대해서 발생되는, 복수 또는 하나의 엑서스 요구를 조정하고, 억세스의 허가를 주는 요구 조정 수단인 아비타로 이루어지는 데이타 전송 제어 장치에 있어서, 상기 외부 인터페이스는 외부 기억 장치에서 데이타를 받아들이면 상기 아비타에 대해서, 상기 버퍼 메모리에 데이타를 기입해야만 하는 억세스 요구 및 상기 버퍼 메모리의 어드레스를 발행하고, 그 시스템 인터페이스는 상기 시스템 디바이스에서 데이타 수수 요구가 있으면 상기 아비타에 대해서, 상기 버퍼 메모리에서 데이타를 판독하든지 또는 상기 버퍼 메모리에 데이타를 기입해야만 하는, 억세스 요구 및 상기 버퍼 메모리의 어드레스를 발행하고, 상기 아비타는 상기와 같이해서 발생되는 각 억세스 요구의 사이에서의 우선순위를 정하고 있고, 기준 신호에 의해서 규정하는 시간 간격 마다, 발행되고 있는 전 억세스 요구를 조정하고, 우선순위가 보다 고위인 하나의 억세스 요구에 대해서 허가를 주고, 상기 버퍼 인터페이스는 상기 아비타가 허가를 준 억세스 요구에 따라서, 상기 버퍼 메모리에 억세스하도록 구성되는 것을 특징으로 하는 데이타 전송 제어 장치.
  2. 제1항에 있어서, 상기 버퍼 메모리에 대해서 리프레쉬를 실행해야만 하는 억세스 요구를 발행하는 리프레쉬 요구 수단인 리프레쉬 타이머를 내장하고, 상기 리프레쉬 타이머는 기준 신호에 의해서 규정하는 시간 간격마다 상기 아비타에 대해서, 상기 버퍼 메모리를 리프레쉬 해야하는 억세스 요구를 발생하는 것을 특징으로 하는 데이타 전송 제어 장치.
  3. 제1항에 있어서, 상기 아비타가 제어 신호 도는 레지스터의 설정등에 의한 외부에서의 지정에 의해서, 각 억섹스 요구의 사이에서 정하는 우선 순위를 프로그래머블하게 가변하는 것을 특징으로 하는 데이타 전송 제어 장치.
  4. 제1항에 있어서, 상기 버퍼 인터페이스와 상기 아비타가 적어도 2개씩 제각기 동수만큼 있고, 상기 버퍼 인터페이스는 제각기 독립한 버퍼 메모리를 좁속해서 독립으로 억세스하고, 특정의 하나의 그 아비타는 특정 하나의 상기 버퍼 인터페이스르 통한 버퍼 메모리에의 억세스에 대한 허가를 주어지도록 1대 1로 편성되고, 상기 외부 인터페이스 및 상기 시스템 인터페이스는, 동시에 임의의 단지 하나의 아비타에 대해서 억세스를 요구하는 것을 특징으로 하는 데이타 전송 제어 장치.
  5. 제1항에 있어서, 상기 버퍼 메모리의 어드레스 중의 수비트를 기억하는 기억 수단인 지표 레지스터를, 상기 시스템 인터페이스와 1대1로 대응하서 동수만큼 갖고, 상기 시스템 인터페이스에 의한 억세스 요구가 상기 아비타에 의해서 허가되면, 상기 버퍼 인터페이스는 요구가 허가된 시스템 인터페이스에 의해서 지시되는 어드레스에 그 버퍼 메모리에 기억되어 있는 비트를 부가한 어드레스에서 상기 버퍼 메모리에 억세스 하는 것을 특징으로 하는 데이타 전송 제어 장치.
  6. 자기 기억장치나 광학 기억장치등의 외부 기억 장치에 데이타를 두고, 판독해서 복수개 있는 시스템 디바이스에 분배 하는 데이타 전송 제어 장치에 있어서, 버퍼 메모리와 접속해서 이것을 제어하고, 버퍼 메모리에의 억세스 지시를 받아서 억세스를 행하는 버퍼 인터페이스와, 버퍼 메모리에의 억세스 요구를 받아서 이것을 조정하고, 억세스 요구의 발행원에 대해서 억세스 허가를, 또, 상기 버퍼 인터페이스에 대해서 억세스지시를 발행하는 요구 조정수단은 아비타와, 상기 외부 기억 장치와 접속해서 데이타의 수수를 행하고, 오부 기억 장치에서 받아들인 데이타를 버퍼 메모리에 격납해야만 하는 상기 아비타에 대해서 버퍼 메모리에의 억세스 요구와 버퍼메모리에의 억세스 어드레스를 발행하고, 억세스 허가를 받으면, 상기 버퍼 인터페이스와의 사이에서 데이타의 수수를 행하는 외부 인터페이스와, 상기 특정 복수개 있는 시스템 디바이스와 1대 1로 접속해서 데이타의 수수를 시행하고, 시스템 디바이스에 넘겨주는 데이타를 버퍼 메모리에서 판독해야만 하는, 도는 시스템 디바이스에서 받아들인 데이타를 버퍼 메모리에 기입해야만 하는 상기 아비타에 대해서 버퍼 메모리에의 억세스 요구 및 버퍼 메모리에의 억세스 어드레스를 발행하고, 억세스 허가를 받으면 상기 버퍼 인터페이스와의 사이에서 데이타 수수를 행하는 복수의 시스템 인터페이스를 구비하고, 상기 아비타는 상기 버퍼 메모리에의 억세스 사이클에 동기하고, 내부에 정해서 갖는 우선순위에 다라서 억세스 요구 사이에서 조정을 행하고, 억세스 사이클마다, 발행되어 있는 중에서 우선순위가 최고위의 하나의 억세스 요구에 대해서 억세스 허가를 발행하고, 동시에, 상기 인터페이스에 대해서 억세스 지시를 발행하고, 상기 버퍼 인터페이스는 억세스 지시를 받으면, 억세스 허가를 주어진 억세스 요구의 발행원에서 어드레스를 받아들이고, 그 어드레스를 갖고 버퍼 메모리에 억세스하고, 억세스 요구의 발행원과의 사이에서 데이타의수수를 행하는 것을 특징으로 하는 데이타 전송 제어 장치.
  7. 제6항에 있어서, 상기 아비타는 제어 신호 또는 레지스터의 설정등의 외부에서의 지시에 의해, 각 억세스 요구의 사이에서 정하는 우선순위를 프로그래머블하게 변경한 것을 특징으로 하는 데이타 전송 제어 장치.
  8. 제6항에 있어서, 상기 버퍼 인터페이스를 복수개 갖고, 제각기 독립으로 버퍼 메모리와 접속해서 이것을 제어하고, 상기 아비타는 상기 버퍼 인터페이스와 1대 1로 대응해서 동수있고, 상기 시스템 인터페이스 및 상기 외부 인터페이스는, 임의의 하나의 아비타에 대해서 선택적으로 억세스 요구를 발행하는 것을 특징으로 하는 데이타 전송 제어 장치.
  9. 제6항에 있어서, 버퍼 메모리에의 억세스 어드레스중 수비트를 기억하는 지표 어드레스를, 상기 시스템 인터페이스 및 상기 외부 인터페이스로 이루어지는 요구의 발행원의 총수와 같은 수만큼, 1대 1로 대응시켜 구비하고, 상기 버퍼 인터페이스는 상기 아비타에 의한 억세스 지시를 받으면, 억세스 허가를 주어진 억세스 요구의 발행원에 의해서 지시된 어드레스에, 대응하고 있는 상기 지표 레지스터에 기억되고 있는 수비트를 부가한 어드레스로 버퍼 메모리에 억세스 하는 것을 특징으로 하는 데이타 전송 제어 장치.
  10. 제6항에 있어서, 상기 복수의 시스템 인터페이스에 1대 1로 접속되는 시스템 디바이스의 적어도 하나는, 디지타이즈 된 화상 데이타를 화소 단위로 받아들여 리얼타임에 재생하는 화상 재생 장치인 것을 특징으로 하는 데이타 전송 제어 장치.
  11. 제 10항에 있어서, 상기 아비타는 적어도 화상의 표시 기간중은 상기 시스템 디바이스중, 화상 재생 장치에의 데이타 전송 요구를 초우선으로 정하고 있는 것을 특징으로 하는 데이타 전송 제어 장치.
  12. 자기 거억장치나 광학 기억 장치등의 외부 기억 장치에 데이타를 두고, 판독해서 특정 복수개 있는 시스템 디바이스에 분배하도록 하고, 상기 시스템 디바이스는 적어도 디지타이즈된 화상 데이타를 화소 단위로 받아들여 리얼 타임에 재생하는 화상재생장치와, 디지타이즈 되고 압축된 화상 데이타의 1통합을 받아들여 신장하고 상기화상 재생 장치에 화소 단위에 리얼타임에 전송하는 압축 화상 신장 장치와, 디지타이즈된 음성 데이타를 받아들여 재생하는 음성 재생 장치를 포함하고 있는 시스템에 있어서, 버퍼 메모리와 접속해서 이것을 제어하고, 억세스 지시를 받아 억세스를 행하는 버퍼 인터페이스와, 버퍼 메모리에의 억세스 요구를 받아서 이것을 조정하고, 억세스 요구의 발행원에 대해서 억세스 허가를, 또, 상기 버퍼 인터페이스에 대해서 억세스 지시를 발행하는 요구 조정 수단인 아비타와, 상기 아비타에 대해서 버퍼 메모리의 리프레쉬를 행햐야만 하는, 리프레쉬 요구를 발행하는 리프레쉬 타이머와, 외부 기억 장치와 접속헤서 데이타의 수수를 행하고, 외부 기억에서 받아들인 데이타를 버퍼 메모리에 격납해야만 하는 상기 아비타에 대해서 퍼버 메모리에의 억세스 요구와 버퍼 메모리에의 억세스 어드레스를 발행하고, 억세스 허가를 받으면 상기 버퍼 인터페이스와의 사이에서 데이타의 수수를 행하는 외부이터페이스와, 복수개 있는 상기 시스템 디바이스와 1대 1로 접속해서 데이타 수수를 행하고, 시스템 디바이스에 넘겨주는 데이타를 버퍼 메모리에서 판독하고, 또는 시스템 디바이스에서 받아들인 데이타를 버퍼 메모리에 기입해야만 하는 상기 아비타에 대해서 버퍼 메모리에의 억세스 요구 및 버퍼 메모리에의 억세스 어드레스를 발행하고, 억세스 허가를 받으면, 상기 버퍼 인터페이스와의 사이에서 데이타 수수를 행하는 시스템 인터페이스를 구비하고, 상기 리프레쉬 타이머는 화상의 수평 동기 신호에 동기한 동기로, 버퍼 메모리에 필요로 되는 회수/기간 이상으로 되는 회수의 리프레쉬 요구를 화상의 귀선 기간내에 발행하고, 상기 아비타는 상기 버퍼 메모리에의 억세스 사이클에 동기하고, 화상의 귀선 기간중은 적어도, 버퍼 메모리의 리프레쉬 동작, 음성 재생 장치에의 데이타 전송, 압축 화상 신장 장치에의 데이타 전송, 외부 기억 장치에서 판독 데이타의 기업의 순서로 정한 우선 순위에 따라서, 또, 화상의 표시 기간중은, 적어도, 화상 재생 장치에의 데이타 전송, 압축 화상 신장 장치에의 데이타 전송, 외부 기억 장치에서 판독 데이타의 기입의 순서로 정한 우선순위에 따라서, 억세스 요구사이에서 조정을 행하고, 억세스 사이클마다, 발행되고 있는 중에서 우선순위가 최고위의 하나의 억세스 요구에 대해서 억세스 허가를 발행하고, 동시에, 상기 버퍼 인터페이스에 대해서 지시를 발행하고, 상기 버퍼 인터페이스는 상기 화상 재생 장치가 1화소를 표시하는 기본 클럭 사이클인 도트사이클을 억세스 사이클로서, 억세스 지시를 받으면, 억세스 허가를 주어진 억세스 요구의 발생원에서 어드레스를 받아들이고, 그 어드레스를 갖고 버퍼 메모리에 억세스하고, 억세스의 요구의 발행원과의 사이에서 데이타의 수수를 행하고, 또, 억세스 허가를 주어진 억세스 요구가 리프레쉬 요구였던 경우는 리프레쉬 동작을 행하는 것을 특징으로 하는 데이타 전송 제어 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010586A 1992-06-11 1993-06-11 데이터 전송 제어장치 KR100276480B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15239992 1992-06-11
JP92-152399 1992-06-11
JP15786993A JP3515142B2 (ja) 1992-06-11 1993-06-03 データ転送制御装置
JP93-157869 1993-06-03

Publications (2)

Publication Number Publication Date
KR940006361A true KR940006361A (ko) 1994-03-23
KR100276480B1 KR100276480B1 (ko) 2000-12-15

Family

ID=26481335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010586A KR100276480B1 (ko) 1992-06-11 1993-06-11 데이터 전송 제어장치

Country Status (3)

Country Link
US (1) US5566306A (ko)
JP (1) JP3515142B2 (ko)
KR (1) KR100276480B1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617575A (en) * 1991-03-19 1997-04-01 Hitachi, Ltd. Interprocessor priority control system for multivector processor
JP2973800B2 (ja) * 1993-11-05 1999-11-08 株式会社日立製作所 電子ファイル装置
JP3647055B2 (ja) * 1993-11-17 2005-05-11 キヤノン株式会社 情報処理システム、管理方法および管理装置
JPH0887459A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd バックグラウンド通信方式
JP3579843B2 (ja) * 1994-10-24 2004-10-20 日本テキサス・インスツルメンツ株式会社 ディジタル信号処理装置
US5752266A (en) * 1995-03-13 1998-05-12 Fujitsu Limited Method controlling memory access operations by changing respective priorities thereof, based on a situation of the memory, and a system and an integrated circuit implementing the method
US5793996A (en) * 1995-05-03 1998-08-11 Apple Computer, Inc. Bridge for interconnecting a computer system bus, an expansion bus and a video frame buffer
US6219754B1 (en) 1995-06-07 2001-04-17 Advanced Micro Devices Inc. Processor with decompressed video bus
US5687329A (en) * 1995-09-29 1997-11-11 International Business Machines Corporation Information handling system including a data bus management unit, an address management unit for isolating processor buses from I/O and memory
US5961603A (en) * 1996-04-10 1999-10-05 Worldgate Communications, Inc. Access system and method for providing interactive access to an information source through a networked distribution system
US20040078824A1 (en) * 1996-04-10 2004-04-22 Worldgate Communications Access system and method for providing interactive access to an information source through a television distribution system
US5999970A (en) * 1996-04-10 1999-12-07 World Gate Communications, Llc Access system and method for providing interactive access to an information source through a television distribution system
US5850571A (en) * 1996-04-22 1998-12-15 National Instruments Corporation System and method for converting read cycles into write cycles for improved system performance
US5867672A (en) * 1996-05-21 1999-02-02 Integrated Device Technology, Inc. Triple-bus FIFO buffers that can be chained together to increase buffer depth
US5867733A (en) * 1996-06-04 1999-02-02 Micron Electronics, Inc. Mass data storage controller permitting data to be directly transferred between storage devices without transferring data to main memory and without transferring data over input-output bus
US5835788A (en) * 1996-09-18 1998-11-10 Electronics For Imaging System for transferring input/output data independently through an input/output bus interface in response to programmable instructions stored in a program memory
WO1998016885A1 (en) * 1996-10-15 1998-04-23 Ecrm, Incorporated Transferring data from disk storage directly to a peripheral device
JPH10143437A (ja) * 1996-11-14 1998-05-29 Toshiba Corp コンピュータシステムおよび動画像転送方法
US6058443A (en) * 1997-02-18 2000-05-02 Advanced Micro Devices, Inc. System for partitioning PC chipset functions into logic and port integrated circuits
US6049539A (en) * 1997-09-15 2000-04-11 Worldgate Communications, Inc. Access system and method for providing interactive access to an information source through a networked distribution system
US6263385B1 (en) 1997-10-20 2001-07-17 Advanced Micro Devices, Inc. PC parallel port structure partitioned between two integrated circuits interconnected by a serial bus
US6374244B1 (en) * 1998-04-01 2002-04-16 Matsushita Electric Industrial Co., Ltd. Data transfer device
US6581145B1 (en) * 1999-03-03 2003-06-17 Oak Technology, Inc. Multiple source generic memory access interface providing significant design flexibility among devices requiring access to memory
US6912586B1 (en) * 1999-11-12 2005-06-28 International Business Machines Corporation Apparatus for journaling during software deployment and method therefor
US6615274B1 (en) 1999-12-09 2003-09-02 International Business Machines Corporation Computer network control systems and methods
US6704782B1 (en) 1999-12-09 2004-03-09 International Business Machines Corporation System and methods for real time progress monitoring in a computer network
US6588011B1 (en) 1999-12-14 2003-07-01 International Business Machines Corporation Apparatus for automatically generating restore process during software depolyment and method therefor
US7191208B1 (en) 1999-12-14 2007-03-13 International Business Machines Corporation Methods of selectively distributing data in a computer network and systems using the same
US6604237B1 (en) 1999-12-14 2003-08-05 International Business Machines Corporation Apparatus for journaling during software deployment and method therefor
US6697905B1 (en) * 2000-04-13 2004-02-24 International Business Machines Corporation Apparatus for providing I/O support to a computer system and method of use thereof
WO2002007834A1 (en) * 2000-07-26 2002-01-31 Lima Mario Antonio Tadeu Da Si Sensor of virtual games
JP3870717B2 (ja) * 2001-05-14 2007-01-24 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7072996B2 (en) * 2001-06-13 2006-07-04 Corrent Corporation System and method of transferring data between a processing engine and a plurality of bus types using an arbiter
US7324220B1 (en) 2001-07-09 2008-01-29 Lexmark International, Inc. Print performance under the windows® operating system
ITTO20010838A1 (it) * 2001-08-30 2003-03-02 Telecom Italia Lab Spa Metodo per trasferire dati in un circuito elettronico, circuito elettronico e dispositivo relativo.
US7054981B2 (en) * 2001-10-22 2006-05-30 Apple Computer, Inc. Methods and apparatus for providing automatic high speed data connection in portable device
US7093053B2 (en) * 2004-01-24 2006-08-15 V. R. Technology Co., Ltd. Console chip and single memory bus system
CN1333346C (zh) * 2004-12-24 2007-08-22 北京中星微电子有限公司 一种访问文件的方法
CN100579192C (zh) * 2005-02-04 2010-01-06 皇家飞利浦电子股份有限公司 控制器、个人视频记录器以及用于传输媒体内容的方法
EP2060961B1 (de) * 2007-11-09 2013-12-25 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik GALS-Schaltung mit arbitriertem eingangs- und ausgangsseitigem Taktantrieb
CN103370697B (zh) * 2011-03-02 2016-09-07 日本电气株式会社 数据控制***、数据控制方法及数据控制程序
JP6455001B2 (ja) * 2014-07-16 2019-01-23 カシオ計算機株式会社 楽音再生装置、方法、およびプログラム
CN106569727B (zh) * 2015-10-08 2019-04-16 福州瑞芯微电子股份有限公司 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法
US10380034B2 (en) * 2017-07-14 2019-08-13 International Business Machines Corporation Cache return order optimization
CN115017093B (zh) * 2022-05-06 2023-03-24 北京中科昊芯科技有限公司 一种片上外部总线通信的方法以及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471465A (en) * 1979-01-08 1984-09-11 Atari, Inc. Video display system with multicolor graphics selection
US4949239A (en) * 1987-05-01 1990-08-14 Digital Equipment Corporation System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5131081A (en) * 1989-03-23 1992-07-14 North American Philips Corp., Signetics Div. System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers
US5353417A (en) * 1991-05-28 1994-10-04 International Business Machines Corp. Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter

Also Published As

Publication number Publication date
JPH0736814A (ja) 1995-02-07
US5566306A (en) 1996-10-15
KR100276480B1 (ko) 2000-12-15
JP3515142B2 (ja) 2004-04-05

Similar Documents

Publication Publication Date Title
KR940006361A (ko) 데이타 전송 제어 장치
US5109520A (en) Image frame buffer access speedup by providing multiple buffer controllers each containing command FIFO buffers
US4907086A (en) Method and apparatus for overlaying a displayable image with a second image
US7539812B2 (en) System and method to increase DRAM parallelism
KR910012961A (ko) 프라이오리티 아비트레이션 조정장치
US5585863A (en) Memory organizing and addressing method for digital video images
KR100315884B1 (ko) 데이타전송방법및장치
US6342895B1 (en) Apparatus and method for memory allocation
US6008823A (en) Method and apparatus for enhancing access to a shared memory
US6374244B1 (en) Data transfer device
US5748203A (en) Computer system architecture that incorporates display memory into system memory
JPS60117327A (ja) ディスプレイ装置
WO2007013744A1 (en) Sharing multi-partitioned memory through a plurality of routes
EP0192139A2 (en) Frame buffer memory controller
JPH10144073A (ja) シンクロナスｄｒａｍのアクセス機構
JPS58116585A (ja) デイスプレイ表示制御方式
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JP3024686B2 (ja) 記憶サブシステム
EP0487901A2 (en) Disk controller using a video ram
JPS5837688A (ja) リフレツシユメモリのアクセス方式
KR20000018627A (ko) 높은 멀티 비트 자유도의 반도체 메모리장치
JPH0644366A (ja) 画像用メモリ装置
GB9200207D0 (en) Computer memory array control
JP2002091823A (ja) 画像表示装置に使用されるメモリ制御装置
JP3248245B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100928

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee