KR940002478B1 - 정보 처리장치 - Google Patents

정보 처리장치 Download PDF

Info

Publication number
KR940002478B1
KR940002478B1 KR1019910004401A KR910004401A KR940002478B1 KR 940002478 B1 KR940002478 B1 KR 940002478B1 KR 1019910004401 A KR1019910004401 A KR 1019910004401A KR 910004401 A KR910004401 A KR 910004401A KR 940002478 B1 KR940002478 B1 KR 940002478B1
Authority
KR
South Korea
Prior art keywords
data length
information
circuit
output
microprogram
Prior art date
Application number
KR1019910004401A
Other languages
English (en)
Other versions
KR910017295A (ko
Inventor
사도시 마쯔이
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910017295A publication Critical patent/KR910017295A/ko
Application granted granted Critical
Publication of KR940002478B1 publication Critical patent/KR940002478B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Document Processing Apparatus (AREA)

Abstract

내용 없음.

Description

정보 처리장치
제1도는 종래의 정보처리장치를 도시한 도면.
제2도는 본 발명의 원리를 설명한 도면.
제3도는 본 발명의 정보처리장치를 도시한 블럭 개략도.
제4도는 본 발명의 데이타 길이 결정회로를 도시한 회로도.
제5도는 제4도 회로의 각 부품의 동작을 도시한 타임도.
본 발명은 컴퓨터를 사용하는 정보처리장치에 관한 것인데, 특히 상이한 데이타 길이를 수반한 명령을 사용하는 정보처리장치의 데이타 길이 결정회로를 개량한 것이다.
데이타처리율을 향상시키는 것에 대하여, 정보처리장치는 상이한 길이의 데이타(바이트 길이 데이타, 워드 길이 데이타등)로 동작하는 명령을 사용한다. 정보처리장치를 정확하게 작동시키기 위해, 정보처리장치의 각 내부소자에 적당한 길이를 갖는 데아타로 동작하는 명령을 정확하게 전송하고 기입하는 것이 필요하다. 각 명령으로 작동되는 각 데이타의 길이를 결정하기 위해서, 데이타 길이 결정회로가 사용된다. 최근에 증가된 컴퓨터 시스템에 대한 기능욕구는 고속의 결정 능력이 부족을 초래하고 데이타 길이 결정회로용 회로크기를 감소시켰다.
명령의 데이타 길이를 결정하는 종래기술로서는 두개가 있다. 하나는 명령프로그램의 데이타 길이를 직접지정하는 것이고, 다른하나는 명령의 마이크로프로그램에 따른 데이타 길이를 직접 정하는 것 뿐만아니라 명령코드에 따른 데이타 길이를 간접적으로 지정하는 것이다.
전자는 명령의 마이크로프로그램에 명령의 데이타 길이 정보를 직접 기입한다. 이 기술은 프로그램 기억하는 ROM 같은 메모리의 소요용량을 증가시키기 위해 프로그램의 크기를 확장한다.
후자는 명령 단독으로 마이크로프로그램에 명령의 데이타 길이를 나타내는 코드를 삽입하고, 분리테이블의 코드에 대응하는 활용 데이타 길이 정보를 기억한다. 마이크로프로그램의 코드가 판독될때, 코드에 대응하는 테이블의 어드레스가 어드레스에 기억된 데이타 길이 정보를 판독하도록 억세스된다. 이 기술은 분리 테이블을 억세스하기 위해서는 시간이 걸리기 때문에 항상 효과적인 것은 아니다.
컴퓨터 개발에 있어서, 두개의 명령은 때때로 상이한 길이를 갖는 데이타로 동일동작을 실행하는 것을 공급받는다. 각 명령의 데이타 길이를 직접 지정하는 기술은 두개의 명령의 각각에 대하여 마이크로프로그램을 요구한다. 이것은 마이크로프로그램을 기억하는 ROM의 소요용량을 증가시키므로, ROM으로 점유되는 영역을 증가시킨다. 명령에 따라 데이타 길이를 간접적으로 지정하는 기술은 두개의 명령에 대해 두개의 분리 마이크로프로그램을 요구할 필요는 없지만, 단일 프로그램은 두개의 상이한 데이타 길이를 수반한 두개의 명령을 나타내기에 충분한 것을 사용할 수 있다. 그러나, 이 기술은 데이타 길이가 명령코드에 의해 간접적으로 지정될 수 없는 인터럽트 처리같은 처리에 이용할 수 없다. 이런 경우에는, 예를들어 데이타 길이의 겅보를 갖는 비트는 마이크로프로그램을 분기하는 ALU(산술논리연산장치)로 검사되어야 한다. 또한 이것은 마이크로프로그램 ROM의 영역을 증가시키고 처리실행상태를 길게 한다.
종래의 정보처리장치의 전형적인 배열을 제1도를 참고하여 설명한다.
도면에서, 정보처리장치(20)는 CPU(10), 마이크로프로그램 ROM(15), 디코더(16), 및 데이타 길이 지정회로(4)로 구성된다. CPU(10)는 데아타버스(11) 및 어드레스 버스(12)로 접속되는 복수의 레지스터(13) 및 ALU(산술논리연산장치)를 구비한다. ALU(14)는 마이크로프로그램 ROM(15)에 기억된 마이크로프로그램에 따라 동작한다. 데이타 길이 지정회로(4)는 마이크로프로그램 ROM(15) 및 디코더(16)뿐만아니라 ALU(14)에 접속된다. 마이크로프로그램 ROM(15)은 직접적으로 지정된 데이타 길이 출력(3)을 사용하여 데이타 길이 지정회로(4)로 공급된다. 디코더(16)는 명령의 데이타 길이 예를들어, 바이트 데이타 및 워드정보처리장치를 간접적으로 지정하여, 데이타 길이 지정회로(4)에 간접적으로 지정된 데이타 길이 출력(2)을 공급한다. 데이타 길이 지정회로(4)는 직접적으로 지정된 데이타 길이 출력(3) 및 간접적으로 지정된 데이타 길이 출력(2)중 하나를 지정하고, 데이타 길이 출력(DOUT)의 ALU(14)로 공급한다.
예를들어, 마이크로프로그램의 명령중 두개의 비트는 데이타 길이 예를들어, 8비트중 직접적으로 지정된 데이타 길이에 대해서는 "00", 16비트중 직접적으로 지정된 데이타 길이에 대해서는 "01", 32비트중 직접적으로 지정된 데이타 길이에 대해서는 "11", 및 간접적으로 지정된 데이타 길이에 대해서는 "10"을 나타내는데 사용된다. 명령코드가 직접적으로 지정된 데이타 길이를 나타내면, 명령대로 실행된다. 코드가 간접적으로 지정된 데이타 길이를 나타내며, 디코더(16)는 소정의 어드레스로부터 명령의 데이타 길이를 소정의 테이블에서 판독된다.
다른 코드도 사용될 수 있다. 예를들어, 8비트 데이타 길이에 대한 (MOV,A,d,r), 16비트 데이타 길이에 대한 (MOVW,A,d,r), 및 32비트 데이타 길이에 대한 (MOVL,A,d,r)을 사용할 수 있다.
본 발명의 목적은 마이크로프로그램을 기억하는 ROM으로 점유되는 영역을 감소시킬 수 있는 정보처리장치를 제공하는데 있다.
목적을 달성하기 위해서, 본 발명에 따른 정보처리장치는 간접지정방법 또는 마이크로프로그램의 데이타길이 정보를 직접 지정하는 방법에 따라 명령의 각각에 대해 데이타 길이 정보를 결정한 후 마이크로프로그램의 사용으로 상이한 데이타 길이를 수반하는 복수의 명령을 포함한 정보를 처리한다. 상기 장치는 직접적으로 지정된 데이타 길이 정보 및 간접적으로 지정된 길이 정보중 하나를 지정하는 데이타 길이 지정회로, 마이크로프로그램에 포함되지 않은 처리에 관련된 데이타 길이 정보를 기억하는 기억회로, 기억회로를 제어하는 제어회로, 및 데이타 길이 지정회로의 출력과 기억회로의 출력중 하나를 선택하여 선택된 하나를 출력하는 선택회로로 구성된 데이타 길이 결정회로(30)를 구비한다.
제2도는 본 발명의 원리를 나타낸다. 종래의 데이타 길이 지정회로(4)에 부가해서, 데이타 길이 결정회로(30)는 데이타 길이 정보기억회로(5), 제어회로(6) 및 선택회로(7)를 구비한다. 데이타 길이 정보기억회로(5)는 본래의 마이크로프로그램내에 포함되지 않은 명령의 동작코드에 관련된 데이타 길이를 나타내는 정보를 기억한다. 기억회로에 기억된 정보는 선택회로(7)에 제공된다. 기억회로(5)에 기억된 데이타 길이 정보는 마이크로프로그램내에 포함되지 않은 명령을 실행하는데 사용된다. 특정 테이블은 마이크로프로그램내에 포함되지 않은 명령에 대해 데이타 길이 정보를 기억하기 위해 마이크로프로그램으로 부터 분리하여 작성된다. 테이블의 정보는 요구되어 사용되는 바와같이 그리고 요구되어 사용될때 특정명령중 하나를 실행하는데 있어 데이타 길이 로서 판독된다. 예컨대, 이 특정명령은 인터럽트 처리에 대한 명령이다.
제어회로(6)는 요구되는 바와같이 테이블을 판독하여 기억회로(5)에 판독정보를 기억한다.
제어회로(6)는 테이블(외부기억장치)로부터 기억회로(5)로 데이타 길이 정보를 전송하는 입력/출력부(6-8) 및 기억회로(5)로부터 선택회로(7)로 정보의 공급을 중단시키는 정지(6-9)를 구비한다.
예컨대, IIOS(지능 IO 서비스)신호가 제어회로(6)를 온시키기 위해 제어회로(6)의 입/출력부(6-8)로 제공될때, 제어회로(6)의 출력은 데이타 길이 정보기록회로(5)를 작동시킨다. 동시에, 소정의 데이타 길이 정보가 테이블(도시안됨)로 부터 데이타 길이 정보기억회로(5)로 전송되어 그곳에 기억되므로, 기억회로(5)에 기억된 정보는 선택회로(7)에 제공된다.
데이타 길이 지정회로(4)는 종래의 회로에서처럼 동일 기능을 갖는 선태기로서사용된다.
제어회로(6)의 출력에 응하여, 선택회로(7)는 데이타 길이 지정회로(4)와 데이타 길이 정보기억회로(5)중 하나를 선택하여, 중앙처리장치로 공급한다.
본 발명의 표준데이타 처리에 있어서, 명령의 데이타 길이 정보는 마이크로프로그램으로부터 직접 판독되거나, 마이크로프로그램에 기록된 엔코딩된 정보로 부터 직접 판독된다. 데이타 길이 지정회로(4)는 그것들중 하나를 선택하여 선택회로(7)로 제공하며 그곳에서 중앙처리장치로 공급한다. 마이크로프로그램내에 포함되지 않은 인터럽트 처리같은 특정 동작 처리를 실행하기 위해, 제어회로(6)는 특정처리를 실행하는 명령의 데이타 길이 정보를 데이타 길이 정보기억회로(5)로부터 선택회로(7)로 전송한다. 동시에 제어회로(6)는 기억회로(5)의 출력을 제공하기 위해 선택회로(7)를 중앙처리장치를 스위칭한다.
제어회로(6)가 동작하는 동안, 마이크로프로그램내에 포함되지 않은 특정명령에 따른 동작이 실행된다. IRR 신호 즉, 동작루틴종료플랙이 제어회로(6)의 정지부(6-9)로 제공될때, 제어회로(6)는 선택회로(7)를 재 스위칭하기 위해 오프되므로 동작은 마이크로프로그램내에 포함된 본래의 명령에 관련된 데이타 길이로 실행된다.
다음은, 본 발명의 바람직한 실시예를 제3도 및 제4도를 참고하여 설명한다.
제3도는 정보처리장치(40)의 배열을 개략적으로 나타낸 블럭도이다. 종래의 장치와 유사하게, 명령의 데이타 길이 정보는 마이크로프로그램(1)에 따라 간접적으로 지정되어 ROM(15)으로부터 정보(3)로서 공급된다. 또한, 명려의 데이타 길이 정보는 마이크로프로그램(1)에 따라 간접적으로 지정되어 디코더(16)로부터 정보로서 공급된다. 데이타 길이 지정회로(4)는 정보(2 및 3)중 하나를 선택한다.
예컨대, 데이타 기억장치(9)는 마이크로프로그램에 포함되지 않은 명령을 실행하는데 필요한 복수의 데이타 길이 정보를 기억하는 메모리 테이블이다. 데이타 길이 정보기억회로(5)는 데이타 기억장치(9)에 기억된 데이타 길이 정보를 선택적으로 기억한다. 제어신호 기억장치(8)는 인터럽트 처리를 실행하는 IIOS 신호같은 신호를 기억한다. 제어회로(6)는 데이타 길이 정보기억회로(5)를 작동시키기 위해 제어신호 기억장치(8)에 기억된 그것들로부터 선택된 제어신호에 따라 작동하여 선택회로(7)를 스위칭한다. 제어회로(6)로부터의 출력신호에 응하여, 데이타 길이 정보기억회로(5)는 데이타 기억장치(9)로부터 소정의 데이타를 판독하여 선택회로(7)로 동일하게 공급한다. 또한 선택회로(7)는 데이타 길이 지정회로(4)로부터 출력을 수신한다. 선택회로(7)의 1입력은 스위칭동작을 실행하기 위해 제어회로(6)의 출력을 수신하므로 선택회로(7)는 입력 중 하나를 선택하여 중앙처리장치(10)로 공급할 수 있다.
제4도는 데이타 길이 결정회로(30)의 실시예를 나타낸다. 제4도에서, 제2도와의 대응부분은 동일부호로 나타낸다. 제4도에서, 데이타 길이 결정회로(30)는 종래의 데이타 길이 지정회로(4)를 구비한다. 이 데이타 길이 지정회로(4)는 제1도에 도시한 것과 동일하며, 디코더(16)로 부터 간접적으로 지정된 데이타 길이 출력(2)(A002) 뿐만 아니라 마이크로프로그램 ROM(5)로부터 직접적으로 지정된 데이타 길이 출력(3)(A003)을 수신한다. 데이타 길이 지정회로(4)는 선택회로(7)에 접속되고, 명령에 따라 데이타 길이 지정신호(A001)를 선택회로에 공급한다.
또한 데이타 길이 결정회로(30)는 데이타 길이 정보를 기억하는 여러 비트중 하나인 데이타 길이 정보기억회로(5)를 구비한다. 기억회로(5)는 래치(5-1 및 5-2) 및 인버터(5-3)을 구비한다. 래치(5-1)의 입력(D)은 데이타 길이 입력(DATA)를 수신하고, 인버터(5-3)는 클록신호(CK)를 수신한다. 래치(5-2)는 데이타 길이 정보를 기억하고(반상태 래치시키고) 데이타 길이 지지비트(A00C)를 선택회로 (7)로 출력시킨다.
더욱이 데이타 길이 결정회로(30)는 제어회로(6)를 구비한다. 제어회로(6)는 데이타 길이 정보를 지정하는 방법을 선택하는 1 내지 다스비트의 기억소자를 포함한다. 제어회로(6)는 NAND 게이트(6-1), 인버터(6-2), NOR 게이트(6-3), OR 게이트(6-4), AND 게이트(6-5), NOR 게이트(6-6) 및 래치(6-7)로 구성된다. NAND 게이트(6-1)의 1입력은 IIOS같은 명령실행지지신호를 수신하는 입/출력부(6-8)에 접속하고, NAND 게이트(6-1)의 다른 입력은 클록신호(KB)를 수신한다. 클록신호(KB 및 KA)는 겹치지 않는 클록신호이다. OR 게이트(6-4)의 1입력은 IRR 신호같은 명령종료 지지신호를 수신하는 정지부(6-9)를 형성하고, OR 게이트(6-4)의 다른 입력은 리세트 신호(RST)를 수신한다. 예컨대, 래치(6-7)는 명령 실행 지지신호(IIOS)를 기억하고(반상태 래치시키고), 지정방법선택신호(A00D)를 출력한다.
본 실시예에 있어서, 데이타 길이 정보기억회로(5)는 래치신호(5-1 및 5-2)를 구비한다. 이런 배열은 마이크로프로그램내에 포함되지 않은 명령에 대한 데이타 길이 정보를 1 또는 0으로(예컨대, 16비트 길이에 대해서는 1 및 8비트 길이에 대해서는 0) 나타내는 경우에 적당하다. 더 복잡한 데이타 길이가 사용될때, 복수의 래치회로조합을 사용할 수 있다. 기억회로(5)를 제공하는 이유는 마이크로프로그램에 포함되지 않은 명령이 반복적으로 실행될때, 매 시간마다 데이타를 판독하는 것이 곤란하기 때문이다. 이것을 해결하기 위해, 데이타를 기억회로(5)에 기억시켜 반복적으로 사용한다.
기억회로(5)의 입력부(5-4)는 본래의 마이크로프로그램으로 조작될 수 없는 다른 처리를 실행하는데 필요한 데이타 길이 정보(DATA)를 기억하는 테이블같은 기억장치(제3도의 부재번호 9)에 접속된다. 입/출력부(6-8)가 신호(IIOS)를 수신할때, 제어회로(6)는 기억회로(5)로 하여금 기억장치(테이블)의 밖에서 데이타를 판독하도록 작동되며, 래치회로(5-1 및 5-2)에 데이타를 기억시킨다.
제어회로(6)의 출력(A00D)이 선택회로(7)에 공급될때, 기억회로(5)는 데이타 길이 출력(A00C)을 가진 선택회로(7)에 공급한다. 제4도에서 제어회로(6)의 출력신호가 레벨(L)이면, 선택회로(7)는 기억회로(5)의 출력을 선택하는 동안 데이타 길이 지정회로(4)의 출력(A001)을 끊고, 선택된 하나를 중앙처리장치(10)로 출력한다.
제어회로(6)의 출력이 레벨(H)로 스위칭될때, 선택회로(7)는 기억회로(5)의 출력을 끊고, 선택된 하나를 중앙처리장치(10)로 출력하기 위해 데이타 길이 지정회로(4)의 출력을 다시 선택한다.
본 발명의 선택회로의 일예를 설명한다. 선택회로(7)는 두개의 AND 게이트(7-1 및 7-2) 및 NOR 게이트(7-3)를 구비한다. 제1 AND 게이트(7-1)는 데이타 길이 지정회로(4)의 출력(A001)뿐만아니라 제어회로(6)의 출력(A00D)을 수신한다. AND 게이트(7-1)의 출력은 NOR 게이트 (7-3)의 1입력에 접속된다. 제2 AND 게이트(7-2)는 기억회로(5)의 출력(A00C) 및 인버터(7-4)를 경유하는 제어회로(6)의 출력(A00D)을 수신한다. AND 게이트의 출력은 NOR 게이트의 다른 입력에 접속된다. NOR 게이트(7-3)의 출력은 선택회로(7)의 출력(DONT)이다.
제4도의 데이타 길이 결정회로의 동작을 제5도를 참고하여 설명한다. 명령실행지시신호(IIOS)는 원 명령코드에 포함되지 않은 처리의 실행을 나타낸다.
클럭(KA 및 KB)이 도면에 도시된 타이밍에서 제공되고, 직접적으로 지정된 출력(A003) 및 간접적으로 지정된 출력(A002)은 도면에 도시된 것처럼 제공되며, 출력(A002 및 A003)중 하나만이 데이타 길이 지정회로(4)에 의해 선택되어 CPU(10)로 제공되는 것으로 가정한다.
명령실행지시신호(IIOS)가 시간(T1)에서 "1"이 될때, 제어회로(6)의 NOR 게이트(6-3)의 출력(A00F)은 시간(T1)이후애 발생된 제1클럭(KB)에 따라 "1"에서 "0"으로 변한다. 이 변화에 응하여, 래치회로(6-7)의 출력(A00D)은 클록(KA)에 따라 시간(T3)에서 "1"에서 "0"으로 변한다.
명령실행지시신호(IIOS)가 "1"이기 때문에, 제어회로(6)의 플립-플롭(NOR게이트(6-3), OR 게이트(6-4), AND 게이트(6-5) 및 NOR 게이트(6-6)으로 형성됨)은 클록신호(KA)에 응하여 "0"으로 변한다. 그결과, 래치(6-7)의 출력(A00D)이 "0"이므로 데이타 길이 정보기억회로(5)의 래치(5-2)에 래치된 값(A00C)은 선택회로(7)에 의해 선택되어 출력(A003)으로 CPU(10)로 공급된다.
명령종료 지시신호(IRR) 또는 리세트 신호(RST)가 래치(6-7)의 값(A00D)이 "0"일때 공급되는 경우, 플립-플롭(6-3 내지 6-6)의 값을 명령실행지시신호(IIOS)가 "0"으로 복귀되기 때문에 "1"로 복귀된다. 그 결과, 래치(6-7)의 값(A00D)은 "1"이 된다. 그래서 선택회로(7)는 데이타 길이 지정회로(4)의 출력(A001)을 선택하고, 선택된 것을 출력 (A003)으로서 CPU(10)에 공급된다.
반면에, 데이타 길이 정보입력(DATA)은 클록신호(KB)에 응하여 래치(5-1 및 5-2)의 두개의 단에서 래치된다. 래치회로(5-1)의 출력(A00B)은 시간(T2) 조금뒤 시간(T2')에서 변하고, 래치회로(5-2)의 출력(A00C)은 다음 클록펄스(KB)가 발생할때 시간(T4)에서 변한다.
즉, 시간(T3)에서, 선택회로(7)는 스위칭되고, 시간(T4)에서, 기억회로(5)의 출력은 출력(A003)으로서 CPU(10)에 전송된다.
시간(T5)에서, 종료신호(IRR)은 정지부(6-9)에 공급되고, NOR 게이트(6-3)의 출력은 클록펄스(KB)에 응하여 시간(T6)에서 "0"에서 "1"로 변한다. 그결과, 선택회로(7)은 CPU(10)로 데이타 길이 지정회로(4)의 출력(A001)을 전송하기 위해 스위칭된다.
제5도에서, T3과 T7간의 주기(X)은 마이크로프로그램이 포함되지 않은 명령을 실행하는데 필요한 데이타 길이가 지정되는 경우에 처리(IIOS)을 실행하는 주기이다. 이 처리는 인터럽트 처리의 일종이다. 이 주기동안, 동작은 입력(DATA)에 기초한 신호(A00C)의 정보에 따라 실행된다. 주기(X)와 다른 주기동안, 처리는 데이타 길이 지정회로(4)의 출력(A001)에 따라 실행된다.
상기 실시예는 데이타 길이를 결정하는 것에 관한 것이다. 또한, 본 발명은 증분기 또는 감산기의 전송데이타 길이 및 데이타 길이를 결정하는데 이용할 수 있다.
이런 방식으로, 상기 실시예에 따라, 데이타 길이 지정회로(4)는 데이타 길이를 간접적으로 지정하므로, 상이한 데이타 길이를 가지나 동일한 동작은 실행하는 두개의 명령을 단일 마이크로프로그램에 기재할 수 있다. 데이타 길이가 특정명령코드로 지정될 수 없는 인터럽트 처리같은 처리조차, 본 발명은 제어회로(6)를 사용함으로서 데이타 길이를 결정할 수 있으므로, 데이타 길이 정보기억소자(5)의 밖에서 데이타 길이정보를 얻기 위해 표준 데이타 길이 지정모드를 상이한 데이타 지정모드로 스위칭한다. 종래의 회로와 달라서, 기억장치 및 분기 마이크로프로그램에 기억된 데이타 길이 정보를 판정하기 위해 ALU 등을 사용할 필요가 없다. 본 발명은 마이크로프로그램을 자주 사용하지 않으므로, 마이크로프로그램 ROM(15)의 크기가 감소된다.
제어회로(6)은 1비트(또는 다수의 비트)의 기억 용량을 가질 수 있으므로, 더 작은 하드웨어를 얻을 수 있다. 전술한 것처럼, 본 발명에 따라, 상이한 데이타 길이를 갖는 2개이상의 명령을 단일 마이크로프로그램에 기재할 수 있으므로, 마이크로프로그램 ROM의 크기를 줄일 수 있다.

Claims (4)

  1. 마이크로프로그램에서 데이타 길이 정보를 직접적으로 지정하는 방법 또는 간접적으로 지정하는 방법에 따라 각 명령에 관련된 데이타 길이 정보를 판단한후 마이크로프로그램을 사용함으로서 상이한 데이타 길이를 갖는 복수의 명령을 포함하는 정보를 처리하는 정보처리장치에 있어서 ; 직접적으로 지정된 데이타 길이 정보와 간접적으로 지정된 데이타 길이 정보중 하나를 지정하는 데이타 길이 지정수단 ; 마이크로프로그램에 포함되지 않은 처리에 관련된 데이타 길이 정보를 기억하는 수단 ; 기억수단을 제어하는 제어수단 ; 및 데이타 길이 지정수단과 기억수단중 하나의 출력을 선택하는 선택수단으로 구성되는 것을 특징으로 하는 정보처리창치.
  2. 제1항에 있어서, 기어수단에 기억될 정보가 제어수단의 동작에 응하여 기억수단과 상이한 외부정보기억장치로부터 독출되는 것을 특징으로 하는 정보처리장치.
  3. 제1항에 있어서, 선택수단이 제어수단의 출력에 응하여 데이타 길이 지정수단 및 기억수단의 출력중 하나를 선택하여 출력하는 것을 특징으로 하는 정보처리장치.
  4. 제2항에 있어서, 제어수단이 외부정보기억장치로부터 기억수단으로 소정의 데이타 길이 정보를 전송하고 기억수단에 기억된 정보를 선택수단에 공급하는 입/출력부 및 선택수단의 정보의 공급을 중단시키는 정지부를 포함하는 것을 특징으로 하는 정보처리장치.
KR1019910004401A 1990-03-20 1991-03-20 정보 처리장치 KR940002478B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-71127 1990-03-20
JP2071127A JPH03271829A (ja) 1990-03-20 1990-03-20 情報処理装置

Publications (2)

Publication Number Publication Date
KR910017295A KR910017295A (ko) 1991-11-05
KR940002478B1 true KR940002478B1 (ko) 1994-03-24

Family

ID=13451597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004401A KR940002478B1 (ko) 1990-03-20 1991-03-20 정보 처리장치

Country Status (5)

Country Link
US (1) US5604876A (ko)
EP (1) EP0448317B1 (ko)
JP (1) JPH03271829A (ko)
KR (1) KR940002478B1 (ko)
DE (1) DE69129560T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575914B2 (en) 2002-08-19 2009-08-18 Kolon Life Science, Inc. Microorganism producing hyaluronic acid and purification method of hyaluronic acid

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809273A (en) * 1996-01-26 1998-09-15 Advanced Micro Devices, Inc. Instruction predecode and multiple instruction decode
US6425070B1 (en) * 1998-03-18 2002-07-23 Qualcomm, Inc. Variable length instruction decoder
JP3886870B2 (ja) * 2002-09-06 2007-02-28 株式会社ルネサステクノロジ データ処理装置
EP2096533A4 (en) * 2006-11-21 2011-06-22 Nec Corp CONTROL OPERATION CODE GENERATION SYSTEM
US8281109B2 (en) * 2007-12-27 2012-10-02 Intel Corporation Compressed instruction format

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586130A (en) * 1983-10-03 1986-04-29 Digital Equipment Corporation Central processing unit for a digital computer
US4649477A (en) * 1985-06-27 1987-03-10 Motorola, Inc. Operand size mechanism for control simplification
JPH0827716B2 (ja) * 1985-10-25 1996-03-21 株式会社日立製作所 データ処理装置及びデータ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575914B2 (en) 2002-08-19 2009-08-18 Kolon Life Science, Inc. Microorganism producing hyaluronic acid and purification method of hyaluronic acid

Also Published As

Publication number Publication date
US5604876A (en) 1997-02-18
EP0448317B1 (en) 1998-06-10
DE69129560D1 (de) 1998-07-16
EP0448317A3 (en) 1992-01-02
KR910017295A (ko) 1991-11-05
EP0448317A2 (en) 1991-09-25
DE69129560T2 (de) 1998-10-15
JPH03271829A (ja) 1991-12-03

Similar Documents

Publication Publication Date Title
US3983539A (en) Polymorphic programmable units employing plural levels of sub-instruction sets
US4155120A (en) Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution
US4870562A (en) Microcomputer capable of accessing internal memory at a desired variable access time
US4631663A (en) Macroinstruction execution in a microprogram-controlled processor
US3983541A (en) Polymorphic programmable units employing plural levels of phased sub-instruction sets
US3953833A (en) Microprogrammable computer having a dual function secondary storage element
US4005391A (en) Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets
US3949372A (en) System for extending the interior decor of a microprogrammed computer
US4346437A (en) Microcomputer using a double opcode instruction
EP1034472A2 (en) An instruction decoder
US4348720A (en) Microcomputer arranged for direct memory access
US4270184A (en) Microprocessor-based programmable logic controller
JPH05108341A (ja) マイクロプロセツサ
CA1150845A (en) Data processor controlled by microprograms
KR940002478B1 (ko) 정보 처리장치
EP0010196B1 (en) Control circuit and process for digital storage devices
US4791551A (en) Microprogrammable devices using transparent latch
US4481581A (en) Sequence control circuit for a computer
EP0110227B1 (en) Control memory organization
US5247624A (en) Microprogram controller including leading microinstruction from a generator executed while succeeding microinstruction from memory is read out
US5034879A (en) Programmable data path width in a programmable unit having plural levels of subinstruction sets
US4975837A (en) Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets
US4694419A (en) Programmable controller with direct to plant addressing
CA1265254A (en) Programmably controlled shifting mechanism in a programmable unit having variable data path widths
JPS6115453B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040310

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee