KR940000974B1 - 디지탈 신호 처리회로 - Google Patents

디지탈 신호 처리회로 Download PDF

Info

Publication number
KR940000974B1
KR940000974B1 KR1019850007836A KR850007836A KR940000974B1 KR 940000974 B1 KR940000974 B1 KR 940000974B1 KR 1019850007836 A KR1019850007836 A KR 1019850007836A KR 850007836 A KR850007836 A KR 850007836A KR 940000974 B1 KR940000974 B1 KR 940000974B1
Authority
KR
South Korea
Prior art keywords
signal
waveform
circuit
comparator
zero
Prior art date
Application number
KR1019850007836A
Other languages
English (en)
Other versions
KR860004382A (ko
Inventor
요시히로 후지모또
Original Assignee
소니 가부시끼가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오 filed Critical 소니 가부시끼가이샤
Publication of KR860004382A publication Critical patent/KR860004382A/ko
Application granted granted Critical
Publication of KR940000974B1 publication Critical patent/KR940000974B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

디지탈 신호 처리회로
제1도는 본 발명의 디지털 신호의 처리 회로의 한실시예를 표시하는 블록도.
제2도는 제1도의 주요부의 파형도.
제3도는 종래의 디지털 신호의 처리방법을 설명하기 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 자기 데스크 2 : 증폭기
3 : 미분회로 4 : 이력 비교기
5 : 영 교차 비교기 6 : 제1에지 검출회로
7 : 제2에지 검출회로 8 : 펄스 발생회로
본 발명은, 자기매체에 기록되어 있는 디지털 신호를 재생하고, 파형 정형할때에 알맞는 디지털 신호처리회로에 관한 것이다.
디지털 신호를 자기매체에 기록하는 경우는 "1","0"의 2치 정보에 대응하는 잔류자화를 기록매체에 남기면 좋으므로 일반적으로 AC 바이어스를 기록신호에 중첩할 필요는 없다.
그러기 위해서, 제3도 A1에 표시하는 것과 같은 디지털 신호를 베이스 대역으로 자기매체(자기디스크)에 기록하고, 이것을 재생하면 이 도면 B1에 표시하는 것과 같은 재생신호가 얻어진다.
이때, 이 재생신호 B1의 피이크점을 검출하는 방법의 하나로서, 재생신호 B1을 미분하여 미분파형 C1을 형성하고 이 미분파형 C1의 영교차점을 점검하면 피이크 점을 표시하는 검출신호 D1이 얻어진다. 그래서, 이 피이크점을 표시하는 검출신호 D1를 리이드 펄스로서 기록한 디지털 데이터를 읽어낼 수가 있다.
그런데, 이러한 디지털 신호의 처리방법에는 아래에 설명하는 것과 같은 문제가 있다.
디지털 신호 A1의 "1","0"을 표시하기 위한 자기 반전시간은 디지털 정보에 의해 달라지고, 또한, 기록방식에 의해서도 장단이 발생한다.
예컨대, 제1도의 파형에서는, T1, T2간의 자기 반전시간이 다른 부분보다 길어져 있다. 그로인해서, 이 기간에는 재생신호 B1에, 점선으로 표시하는 것과 같은 쇼울더라 부르는 무신호에 가까운 시간대가 발생한다.
이와 같은 재생파형의 B1을 미분하여 미분파형 C1을 형성하면, 점선으로 표시하는 것과 같이 새들상의 파형이 0레벨에 근접하여 발생한다.
이와 같이하면, 이 미분파형 C1에서 영교차 검출을 행하면, 검출신호 C1의 점선으로 표시하는 것과 같이 본래 피이크점이 아닌곳에 펄스가 발생할 우려가 있고, 이 리이드펄스로 데이터를 읽어내면 오차 부호를 일으키게 된다. 특히, 전술한 쇼울더의 부분에 잡음이 실리면, 이와 같은 현상이 많이 발생한다.
이 경우, 어떠한 데이터가 입력되어도 자기 반전시간이 비교적 균일화 되기 쉬운 MFM 방식의 베이스 데이터를 사용하면 오차 부호의 발생이 적어지나, 이 방식의 경우에도, 기록매체가 자기 디스크로 되어있을 때에는 그 내주와 외주에서 재생선속도가 다르므로, 의연하게 재생시의 회로에서 부호 오차가 발생할 확률이 높다.
본 발명은, 이러한 문제점을 해소하기 위해서 이루어진 것으로, 자기매체에 기록된 디지털 데이터의 자기반전 시간에 현저한 장단이 있어서도, 정확한 리이드 펄스를 출력할 수 있는 디지털 신호처리 회로를 제공하는 것이다.
디지털 데이터가 기록되어 있는 자기매체로부터 재생된 재생파형을 미분하는 회로와, 이 미분회로에서 얻어진 신호의 영교차점을 검출하는 영교차 비교기와, 전술한 재생파형의 영레벨의 근처를 최저한계 레벨이라 하면, 이력비교기를 설치하고, 전기한 이력 비교계기에 의해 검출된 파형의 예지로 반전하는 제1의 에지검출회로와, 전기 영교차 비교기에 의해 검출된 파형의 에지에 의해 반전하는 제2의 에지 검출회로에 의해 리이드 펄스가 형성되도록 구성한다.
본 발명의 디지털 신호 재생 회로에 의하면, 본래, 영교차 비교계기의 출력에 의해서만 검출되고 있던 파형의 피이크점이, 이력 비교기의 신호가 반전한 후에만 출력되도록 구성되어 있다.
그로인해, 재생 파형의 쇼울더 부분에서 발생할 우려가 있는 가짜 영교차 검출신호가 출력되는 것을 금지할 수가 있고, 정확한 리이드 펄스가 얻어진다.
제1도는 본 발명의 디지털 신호의 처리회로의 한 실시예를 표시하는 블록도로, (1)은 예컨대 자기디스크(플로피 디스크), (2)는 전자기 디스크(1)에서 재생된 신호를 증폭하는 증폭기, (3)은 재생된 신호파형을 미분하기 위한 미분회로, (4)는 재생된 신호파형의 영레벨의 상하에 최저한계 레벨이 설정되고 있는 이력비교기, (5)는 미분된 신호파형의 영레벨에서 반전하는 영교차 비교기(6)은 전기 이력비교기(4)에서 출력되는 파형의 동작시작, 및 하강 점에서 출력신호(예컨대 "1"레벨)를 발생하는 제1의 에지검출 회로에서, D 플립플롭(D/F) (6a), (6b) 및 논리합 회로(6c)에 의해 구성되어 있다.
(7)은 똑같이 영교차 비교기(5)의 동작시작, 및 하강 점에서 출력신호(예컨대 "1"레벨)를 발생하는 제2의 에지 검출회로에서, D/F (7a), (7b) 및 논리합회로(7c)에 의해 구성되어 있다. 또한, (6d), (7d)는 인버터를 나타낸다.
(8)은 리세트펄스, 및 리이드데이타를 형성하는 펄스발생 회로로, 이 실시예에서는 2개의 단안정 멀티바이브레이터(8a), (8b)에 의해 구성되어 있다.
이어서, 이 디지털 신호처리 회로의 동작을 제2도의 파형도를 참조로 설명한다.
자기 디스크(1)에 기록되어 있는 디지털 데이터를 재생하면, 전술한 바와 같이 파형 A에 나타내는 바와 같은 재생 신호가 얻어진다. 이 재생신호는, 미분회로(3)에 있어서 미분되어서 파형 C로 변형되고, 피이크점이 영레벨로 교차한 신호로 변환된다.
이력 비교기(4)의 반전레벨은 파형 A의 최저한계 레벨 Th1, Th2에 표시한 바와 같이 영레벨의 상하에 설정되어 있으므로, 그 출력은 파형 B에 표시하는 것과 같이 재생신호(파형 A)가 최저한계 레벨 Th1, Th2에 교차하였을 때 반전하는 신호로 된다.
한편, 영교차 비교기(5)의 출력은, 미분파형(파형 C)이 영레벨과 교차할때마다 반전하는 신호를 출력하고 있으므로 그 출력 신호는 파형 D에 표시하는 것과 같이 된다.
이 경우, 전술한 바와 같이 미분파형의 새들상의 부분은 영교차할 가능성이 있기 때문에, 일점쇄선으로 표시하는 것과 같은 착오의 반전신호 I1,I2,I3가 파형 D에 포함된다.
전기한 이력 비교기(4)의 출력은, 2개의 D/F (6a), (6b)에, 한쪽만이 인버터(6d)를 거쳐서 공급되어 있으므로, 제1의 에지 검출회로(6)는 파형 B의 동작 시작점, 및 하강점에서 논리합 회로(6c)로부터 "1"레벨의 신호(파형 E)를 출력한다. 그래서, 이 신호(파형 E)로, 제2의 에지 검출회로(7)의 D/F (7a), (7b)의 리세트 상태를 해제한다.
또한, 제2의 에지 검출회로(7)에는 영교차 비교기(5)의 출력(파형 D)이 입력되어 있고, 2개의 D/F (7a), (7b)가 동작시작, 및 하강을 검출하여 논리합회로(7c)로부터 "1"레벨의 신호를 출력한다.
그래서, 논리합회로(7c)로부터 "1"레벨의 신호가 출력되었을때, 1개의 리세트 펄스(파형 F)가 단안정 멀티바이브레이터(8)로부터 출력되고, 이 리세트 펄스가 제1의 에지 검출회로(6)의 D/F (6a), (6b)를 리세트한다.
따라서, T1의 시점에서 이력비교기(4)의 반전을 D/F (6a)로 검출하고, 논리합회로(6c)가 "1"레벨로 반전하면 제2의 에지 검출회로(7)의 D/F (7a), (7b)의 리세트가 해제되고, D/F (7b)는 T2의 시점에서 영교차 비교계기(5)의 반전신호를 검출한다. 즉, 논리합회로(7c)가 "1"레벨로 되므로, 단안정 멀티바이브레이터(8a)가 구동되고, 리세트 펄스 P1가 전기 제1의 에지 검출회로의 D/F (6a), (6c)를 리세트한다. 그로인해, 또 다시 논리합 회로(6c)는 "0"레벨로 떨어지고, 제2의 에지 검출회로(7)의 D/F (7a), (7b)는 리세트상태로 되돌아가고, 영교차 비교기(5)의 반전 신호를 받아들이지 않는 상태로 된다.
즉, 새들상의 부분에서 발생하는 반전신호 I1에는 응답하지 않는다.
이 응답하지 않는 기간 T2-R3은, 이력비교기(4)의 출력이 하강하는 시점 T3까지 계속하나, T3의 시점에서 제1의 에지검출회로(6)의 D/F (6b)가 반전하고 논리합회로(6c)의 출력이 "1"레벨로 되면, 제2의 에지 검출회로(7)의 리세트 상태로 해제되고 T4의 시점에서 영교차 비교기(5)의 반전 신호를 O/F (7a)에 의해 검출할 수가 있다. 이하 동일하게 제2의 에지검출회로(7)는 T5의 시점까지 리세트 상태로 되고, 이 사이에 발생하는 반전신호 I2에는 응답하지 않는다.
이와 같이하여, 재생파형(파형 A)의 피이크점을 제2의 에지 검출회로(7)의 반전하는 시점 T2,T4,T6에 의해 검출되므로, 이 시점에서 구동되는 단안정 멀티바이브레이터(8b)의 출력(파형 G)이 리이드 데이터 펄스로 된다.
또한, 영교차 비교기(5)로부터 출력되는 반전신호 I1,I2,I3을 이력비교기(4)에 의해 배제하고 있는 제1,제2에지 검출회로(6),(7)에 대신하여, 예컨대 게이트 회로로부터 구성되는 다른 회로를 사용하여도 좋다. 다른 논리회로를 사용할 수도 있다. 또한, 자기매체가 자기테이프, 자기시이트에 대한 것이라도 유효하다.
이상 설명한 바와 같이, 본 발명의 재생된 디지털 신호의 처리회로는, 데이터 정보의 장단에 의해 발생하기 쉬운 착오의 영교차점 신호를 효과적으로 제거할 수가 있다는 이점이 있다.
그로인하여, 자기매체에 기록되는 데이터의 기록 방식이나 장치에 대해서 제약을 받는 일이 없고 정확한 디지털 데이터를 읽어낼 수가 있다는 효과가 있다.

Claims (1)

  1. 자기매체에 기록된 디지털 정보를 재생한 재생파형을 미분하는 미분회로와, 상기 재생 파형의 영레벨의 상하에 최저한계 레벨을 갖는 이력비교기와 상기 미분회로의 출력신호로부터 영교차점을 검출하는 영교차 비교기와, 상기 이력비교기의 출력 반전시에 제1신호를 출력하는 제1에지 검출회로와, 상기 영교차 비교기의 출력반전시에 제2신호를 출력하는 제2에지 검출회로를 구비하고, 상기 제1신호에 의해 상기 제2에지 검출회로의 리세트가 해제되고, 상기 제2신호에 의해 상기 제1에지 검출회로가 리세트 되도록 구성되어 있는 것을 특징으로 하는 디지털 신호 처리회로.
KR1019850007836A 1984-11-16 1985-10-24 디지탈 신호 처리회로 KR940000974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59240524A JPS61120380A (ja) 1984-11-16 1984-11-16 デジタル信号処理回路
JP240524 1984-11-16

Publications (2)

Publication Number Publication Date
KR860004382A KR860004382A (ko) 1986-06-20
KR940000974B1 true KR940000974B1 (ko) 1994-02-07

Family

ID=17060806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007836A KR940000974B1 (ko) 1984-11-16 1985-10-24 디지탈 신호 처리회로

Country Status (8)

Country Link
US (1) US4751591A (ko)
EP (1) EP0181784B1 (ko)
JP (1) JPS61120380A (ko)
KR (1) KR940000974B1 (ko)
AT (1) ATE55843T1 (ko)
AU (1) AU581267B2 (ko)
CA (1) CA1306538C (ko)
DE (1) DE3579292D1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729045A (en) * 1986-04-01 1988-03-01 Hewlett-Packard Company Apparatus and method for digital magnetic recording and reading
JPS62275304A (ja) * 1986-05-22 1987-11-30 Pioneer Electronic Corp 磁気記録再生装置
US4954903A (en) * 1987-09-21 1990-09-04 Sharp Kabushiki Kaisha Digital signal reproduction apparatus for reading magneto-optical disks
JPH027234A (ja) * 1988-02-22 1990-01-11 Hitachi Ltd 光デイスクのデリートパターン検出回路
US4987500A (en) * 1988-11-14 1991-01-22 Brier Technology, Inc. Self compensating high density data recording and detection scheme
JPH0786965B2 (ja) * 1989-08-03 1995-09-20 ローム株式会社 フロッピーディスク装置用読取り回路
DE69220015T2 (de) * 1991-12-27 1997-09-25 Matsushita Electric Ind Co Ltd Optische Platten Lesegerät
US5608583A (en) * 1995-05-24 1997-03-04 Conner Peripherals, Inc. System for qualifying the detection of a servo dibit
WO2008002388A2 (en) * 2006-06-23 2008-01-03 Pixeloptics, Inc. Electronic adapter for electro-active spectacle lenses

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846829A (en) * 1972-11-06 1974-11-05 Caelus Memories Inc Read-write servo track copy system
US4345168A (en) * 1977-02-25 1982-08-17 Fisher Alan J Electrical peak detector
US4135161A (en) * 1977-05-31 1979-01-16 Torrieri Don J Method and means for pulse detection
DE2729108C3 (de) * 1977-06-28 1980-03-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Erkennung von Taktsignalen und zur Umwandlung in digitale Dauersignale
DE3201318A1 (de) * 1982-01-18 1983-07-28 Tandberg Data A/S, Oslo Verfahren und schaltungsanordnung zum bewerten von lesesignalen eines magnetschichtspeichers
US4467374A (en) * 1982-04-05 1984-08-21 Hewlett Packard Company Method and means for direct-current polarity restoration in magnetic recording
US4495529A (en) * 1982-05-07 1985-01-22 Digital Equipment Corporation Qualifier circuit
JPH065593B2 (ja) * 1982-09-28 1994-01-19 株式会社東芝 磁気ディスク装置のパルス回路

Also Published As

Publication number Publication date
ATE55843T1 (de) 1990-09-15
EP0181784A1 (en) 1986-05-21
US4751591A (en) 1988-06-14
EP0181784B1 (en) 1990-08-22
JPS61120380A (ja) 1986-06-07
CA1306538C (en) 1992-08-18
AU581267B2 (en) 1989-02-16
KR860004382A (ko) 1986-06-20
AU4991785A (en) 1986-05-22
DE3579292D1 (de) 1990-09-27

Similar Documents

Publication Publication Date Title
US4184179A (en) Reproduction of binary signals from a recording medium that may be read at varying speeds
US4137504A (en) Digital filter
US3571730A (en) Self-clocked binary data detection system with noise rejection
KR940000974B1 (ko) 디지탈 신호 처리회로
US4480276A (en) Apparatus for peak detection in magnetic recording
EP1300844A1 (en) Wave-shaping apparatus and reproduction singal processing apparatus including the same
US3631424A (en) Binary data detecting apparatus responsive to the change in sign of the slope of a waveform
JPS58691B2 (ja) デイジイタル情報再生装置
US4012785A (en) Magnetic recording playback circuit
US4876615A (en) Data decoding system
EP0258671A2 (en) Read channel architecture for processing read head signals
JPH0522281B2 (ko)
US5181196A (en) Erase mark detecting circuit for detecting an erase mark superimposed on data recorded on a sector of an optical recording medium
KR930001701B1 (ko) 자기기록매체와 그 보안정보의 기록재생방법
JP2958667B2 (ja) 高密度磁気記録読取方式
KR930011378B1 (ko) 3진데이타의 기록재생방법
US4152731A (en) Read circuit for distinguishing false peaks in an alternating current playback signal
JPS63311672A (ja) ドロップアウト検出回路
JPH02252104A (ja) 磁気データ読取装置
JPS6286587A (ja) フロツピイデイスク装置の磁気ヘツド位置決め方式
JPH0696405A (ja) ピーク検出回路
JPH061607B2 (ja) 磁気媒体の信号読出判定回路装置
JPS59188842A (ja) 光学的デイスク装置における信号処理回路
JPH0378312A (ja) ピーク検出回路
JPH04345971A (ja) クロックマーク検出装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee