KR930020276A - 클록 동기형 반도체 기억 장치 및 그 액세스 방법 - Google Patents
클록 동기형 반도체 기억 장치 및 그 액세스 방법 Download PDFInfo
- Publication number
- KR930020276A KR930020276A KR1019930003983A KR930003983A KR930020276A KR 930020276 A KR930020276 A KR 930020276A KR 1019930003983 A KR1019930003983 A KR 1019930003983A KR 930003983 A KR930003983 A KR 930003983A KR 930020276 A KR930020276 A KR 930020276A
- Authority
- KR
- South Korea
- Prior art keywords
- access
- block
- data
- state
- access operation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
고속이고 빈번한 열어드레스 지정의 변화에 대응한 클록 동기형 반도체 기억장치 및 그 액세스 방법을 제공한다.
클록 신호에 동기해서 실행되는 클록 동기형 반도체 기억장치에 있어서, 외부로 부터 입력되는 행 및 열어드레스 데이타에 의해 데이타 액세스 대상의 메모리셀은 지정되고, 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있으며, 한쪽 블록이 액세스 동작 상태일 때, 다른쪽 블록은 액세스 동작 준비 상태 또는 액세스 동작 대기 상태로 설정되며, 어떤 블록이 액세스 지정되었을 때, 그 블록이 액세스 동작 상태이면 액세스 동작 준비 상태를 거쳐 액세스 동작 상태로 설정되거나, 어떤 블록이 액세스 지정되었을 때 그 블록이 액세스 동작 준비상태 또는 액세스동작 대기 상태이면 즉시 액세스 동작 상태로 설정되고, 그 액세스 동작 상태로 설정되는 블록의 지정은 블록을 지정하는 어드레스 데이타의 소정의 비트에 의해 지정되며, 레지스터내에 메모리셀과 외부와의 데이타 액세스를 하기 위해, 한 묶음의 액세스 데이타를 일시적으로 축적하고, 스크램블러에 의해 액세스 데이타를 어느 레지스터에 격납하는가의 선택을 하며, 스크램블러 제어회로(1)에 의해 클록 신호의 사이클 마다 스크램블러에 각각의 레지스터에 소정의 순서로 순회적으로 액세스 데이타를 격납시키는 제어를 하고, 입출력 버퍼에 의해 레지스터 및 외부와의 데이타를 주고 받아, 제어회로(1)에 의해 데이타 액세스 개시를 위한 선두 어드레스가 주어지면 스크램블러의 선택 순위를 소정의 순서로 설정하는 것을 특징으로 하는 클록 동기형 반도체 기억장치의 엑세스 방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 클록동기형 반도체 기억장치의 블록도.
제5도는 제1도에서 도시한 클록동기형 반도체 기억장치에 있어서 행어드레스에 대한 동작을 설명하는 타이밍도.
제6도는 본 발명의 클록 동기형 반도체 기억 장치의 데이타 출력 방식을 상세히 설명하는 블록도.
Claims (6)
- 행렬 모양으로 배치된 복수의 메모리셀로 구성되고, 상기 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있으며 그 블록내 메모리셀의 액세스는 외부로부터 입력되는 어드레스 데이타에 의해 지정되고, 그 메모리셀과의 액세스는 외부로 부터 공급되는 클록 신호에 동기해서 실행되는 클로 동기형 반도체 장치의 액세스 방법에 있어서, 한쪽 블록이 액세스 동작 상태일때, 다른쪽 블록은 액세스 동작 준비상태 또는 액세스 동작 대기 상태로 설정되고, 어떤 블록이 상기 어드레스 데이타에 의해 액세스 지정되었을 때, 그 블록이 액세스 동작 상태이면 액세스 동작 준비 상태를 거쳐 액세스 동작 상태로 설정되거나, 어떤 블록이 그 어드레스 데이타에 의해 액세스 지정되었을때,그 블록이 액세스 동작 준비상태 또는 액세스 동작 대기 상태이면 즉시 액세스 동작 상태로 설정되고, 액세스 대상으로 되는 상기 블록내의 메모리셀 지정은 외부로 부터 출력되는 블록을 지정하는 어드레스 데이타를 사용하여 지정되는 것을 특징으로 하는 클록 동기형 반도체 기억 장치의 액세스 방법.
- 행렬모양으로 배치된 복수의 메모리셀로 구성되고, 상기 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있고, 그 블록내의 메모리셀 액세스는 외부로부터 입력되는 어드레스 데이타에 의해 지정되며, 그 메모리셀과의 액세스는 외부로 부터 공급되는 블록신호에 동기하여 실행되는 클록 동기형 반도체 기억장치의 액세스 방법에 있어서, 한쪽 블록이 액세스 상태일때, 다른쪽 블록은 프리 차지중 또는 프리 차지된 상태로 설정되고, 어떤 블록이 상기 어드레스 데이타에 의해 액세스 지정되었을때, 그 블록이 지금까지 액세스 상태이며 프리 차지를 한후에 액세스 상태로 설정되거나, 그 블록이 상기 어드레스 데이타에 의해 액세스 지정되었을때 프리 차지된 상태이면 즉시 액세스 상태로 설정되고, 한 쪽 블록이 새로 액세스 상태로 설정될때 지금까지 액세스 상태였던 다른쪽 블록의 프리차지를 개시하며, 액세스 대상으로 되는 상기 메모리셀의 선택은 상기 어드레스 데이타의 일부를 사용하여 선택되는 것을 특징으로 하는 클록 동기형 반도체 기억장치의 액세스 방법.
- 행렬 형상으로 배치된 복수의 메모리셀로 구성되고, 그 메모리셀은 복수의 블록(A,B)으로 분할된 구성을 갖는 메모리와, 상기 메모리와 외부와의 데이타 액세스를 하기 위한 한 묶음의 액세스 데이타를 일시적으로 측적하는 복수의 레지스터(3,4)와, 상기 레지스터의 어느것에 상기 액세스 데이타를 격납하는가의 선택을 하는 스크램블러 수단(2a∼2d)과, 클록 신호의 사이클 마다에서, 상기 스크램블러 수단으로 상기 레지스터 각각에 소정의 순서로 순회적으로 상기 액세스 데이타를 격납시키는 제어를 하는 스크램블러 제어 회로(1)와, 상기 레지스터 및 외부와의 데이타 주고 받기를 하는 입력 수단(5,6)으로 구성되며, 상기 스크램블러 제어수단은 데이타 액세스 개시를 위한 선두 어드레스가 주어질 때마다 상기 스크램블러 수단의 선택순위를 소정의 순서로 설정하는 기능을 갖는 것을 특징으로 하는 클록 동기형 반도체 기억장치.
- 제3항에 있어서, 상기 레지스터는 입력용의 복수 레지스터(R0∼R3)와 출력용의 복수 레지스터로 구성되고, 상기 출력용의 레지스터는 각각이 a개의 마다의 레지스터로 이루어진 m그룹의 레지스터 블록(RG1, RG2)으로 분할되어 있으며, n=a×m(m,n은 정(正)의 정수)은 상기 블록으로부터 데이타 액세를 위해 전송 되어 오는 데이타수와 같게 설정되어 있고, 상기 클록 신호의 a사이클 마다에서 드 데이타수는 그 레지스터내에 격납되며, 그 데이타 격납시마다 상기 스크램블러 제어수단은 상기 스크램블러 수단의 선택 순위를 변경하는 것을 특징으로 하는 클록 동기형 반도체 기억장치.
- 제4항에 있어서, 상기 클록 신호의 최소 단위 사이클에 요하는 시간(T ×a)은 상기 액세스 데이타를 상기 블록으로부터 상기 레지스터에 격납하기 위해 필요한 시간에 같은 값으로 설정되어 있는 것을 특징으로 하는 클록동기형 반도체 기억장치.
- 행렬 모양으로 배치된 북의 메모리셀로 구성되고, 그 메모리셀과의 데이타 액세스는 외부로 부터 공급되는 클록 신호에 동기해서 실행되는 클록 동기형 반도체 기억장치의 액세스 방법에 있어서, 외부로 부터 입력되는 행어드레스 데이타 및 열어드레스 데이타에 의해 데이타 엑세스 대상인 상기 메모리셀은 지정되며, 그 메모리셀은 최소한 2개 이상의 블록으로 분할되어 있으며, 한 쪽 블록이 액세스 동작 상태일때, 다른쪽 블록은 액세스 동작 준비상태 또는 액세스 동작 대기 상태로 설정되고, 어떤 블럭이 액세스 지정되었을때, 그 불록이 액세스 동작 상태이면 액세스 동작 준비 상태를 거쳐 액세스 동작 상태로 설정되거나, 어떤 블록이 액세스 지정되었을 때 그 블록이 액세스 동작 준비상태 또는 동작 대기 상태이면 즉시 액세스 동작 상태로 설정되고, 그 액세스 동작상태로 설정되는 그 블록의 지정은 외부로부터 입력되는 블록을 지정하는 어드레스 데이타의 소정의 비트에 의해 지정되며, 복수의 레지스터내에 상기 메모리셀과 외부와의 데이타 액세스를하기 위해 한 묶음의 액세스 데이타를 일시적으로 축적하고, 스크램블러 수단에 의해 상기 액세스 데이타를 상기 레지스터의 어느 것에 격납하는가의 선택을 하며, 스크램블러 제어 회로에 의해, 상기 클록 신호의 사이클마다에서 상기 스크램블러 수단으로 상기 각각의 레지스터에 소정의 순서로 순회적으로 상기 액세스 데이타를 격납시키는 제어를 하고, 출력수단에 의해, 상기 레지스터 및 외부와의 데이타의 주고 받기를 하며, 상기 스크램블러 제어 수단에 의해, 데이타 액세스 개시를 위한 선두 어드레스가 주어지면 상기 스크램블러 수단의 선택 순위를 소정의 순서로 설정하는 것을 특징으로 하는 클록 동기형 반도체 기억장치의 액세스 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-063835 | 1992-03-19 | ||
JP6383592 | 1992-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930020276A true KR930020276A (ko) | 1993-10-19 |
KR970003231B1 KR970003231B1 (ko) | 1997-03-15 |
Family
ID=13240807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930003983A KR970003231B1 (ko) | 1992-03-19 | 1993-03-16 | 클럭 동기형 반도체 기억 장치 및 그 액세스 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970003231B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100246327B1 (ko) * | 1997-03-04 | 2000-03-15 | 김영환 | 중앙 처리 장치의 데이터 액세스 회로 |
KR100387719B1 (ko) * | 2000-12-29 | 2003-06-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 메모리 셀 블록 활성화 제어방법 |
-
1993
- 1993-03-16 KR KR1019930003983A patent/KR970003231B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100246327B1 (ko) * | 1997-03-04 | 2000-03-15 | 김영환 | 중앙 처리 장치의 데이터 액세스 회로 |
KR100387719B1 (ko) * | 2000-12-29 | 2003-06-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 메모리 셀 블록 활성화 제어방법 |
Also Published As
Publication number | Publication date |
---|---|
KR970003231B1 (ko) | 1997-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4970418A (en) | Programmable memory state machine for providing variable clocking to a multimode memory | |
US5371877A (en) | Apparatus for alternatively accessing single port random access memories to implement dual port first-in first-out memory | |
KR860000601A (ko) | 메모리 액세스 제어 시스템 | |
KR950012256A (ko) | 벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 | |
KR920008594A (ko) | 다이나믹 메모리 시스템의 타이밍을 동적으로 설정하는 데이타 처리시스템 | |
US5323358A (en) | Clock-synchronous semiconductor memory device and method for accessing the device | |
KR950025840A (ko) | 케스케이드형 메모리셀 구조를 갖춘 다뱅크 싱크로너스 메모리 시스템 | |
KR940016233A (ko) | 동기식 대규모 집적 회로 기억 장치 | |
KR930020303A (ko) | 화상 전용 반도체 기억 장치 | |
KR870003431A (ko) | 데이타 처리장치 | |
KR960042730A (ko) | 반도체기억장치 | |
US5251323A (en) | Vector processing apparatus including timing generator to activate plural readout units and writing unit to read vector operand elements from registers for arithmetic processing and storage in vector result register | |
EP0520425B1 (en) | Semiconductor memory device | |
KR980004974A (ko) | 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치 | |
KR960011442A (ko) | 벡터 모듈 테이블을 사용하는 자동 테스트 장치용 메모리 아키텍처 | |
KR930020276A (ko) | 클록 동기형 반도체 기억 장치 및 그 액세스 방법 | |
JPH0792779B2 (ja) | データ転送制御装置 | |
KR940004461A (ko) | 데이터전송장치 및 멀티프로세서시스템 | |
KR960032217A (ko) | 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법 | |
KR860003554A (ko) | 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터 | |
KR950001477A (ko) | 기억 회로 | |
JP3159702B2 (ja) | データワードの時間組込み処理方法及びその方法を実施する装置 | |
SU1520480A1 (ru) | Устройство дл программного управлени | |
JPH08235855A (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
SU982089A1 (ru) | Оперативное запоминающее устройство на динамических элементах пам ти |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 17 |
|
EXPY | Expiration of term |