KR930017212A - MESFET Manufacturing Method - Google Patents

Abstract

반도체와 금속 게이트가 서로 접하는 MESFET에 있어서, 반도체와 금속게이트 사이에 질화일(PN)층을 형성시켜 역방향 누설전류를 감소시키기 때문에 종래의 반도체와 금속게이트가 바로 접해있을때의 단점인 쇼트키 장벽을 높일수 있기 때문에 이상적인 쇼트키 다이오드 특성을 갖는 반도체 소자를 제공한다.In the MESFET in which the semiconductor and the metal gate are in contact with each other, a nitride nitride (PN) layer is formed between the semiconductor and the metal gate to reduce the reverse leakage current. Since it can increase, the semiconductor device which has the ideal Schottky diode characteristic is provided.

Description

MESFET 제조방법MESFET Manufacturing Method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 따른 MESFET 구조단면도.2 is a cross-sectional view of a MESFET structure according to the present invention.

Claims (1)

도핑되지 않은 InP 기판위에 n^-InP층과 n⁺InP층을 차례로 증착시킨후 상기 n⁺InP층과 n^-InP층의 소정 부분을 상기 n^-InP층의 소정 깊이까지 식각시키는 공정과, 상기 도핑되지 않은 InP기판, n^-InP,n⁺InP층의 양측면을 경사 식각하여 드레인 및 소오스 영역을 형성하는 공정과, 상기 식각된 n^-InP층에 소정 두께의 질화인(PN)층과 게이트를 형성시키는 공정을 순차적으로 실시함을 특징으로 하는 MESFET 제조방법.After depositing an InP layer and an n ⁺ InP layer in turn the n ⁺ InP layer and the n ^{- -} n on that InP substrate not doped step, the doping of etching to a predetermined depth of the InP layer, ^said n to a predetermined portion of the InP layer Forming a drain and source region by obliquely etching both sides of the non-InP substrate and the n ^- InP, n ⁺ InP layer, and forming a phosphorus nitride (PN) layer and a gate having a predetermined thickness on the etched n ^- InP layer. MESFET manufacturing method characterized in that the step of sequentially performing. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.