KR930010773A - 선박 자동화 제어용 메인 프로세스 모듈 - Google Patents

선박 자동화 제어용 메인 프로세스 모듈 Download PDF

Info

Publication number
KR930010773A
KR930010773A KR1019910020292A KR910020292A KR930010773A KR 930010773 A KR930010773 A KR 930010773A KR 1019910020292 A KR1019910020292 A KR 1019910020292A KR 910020292 A KR910020292 A KR 910020292A KR 930010773 A KR930010773 A KR 930010773A
Authority
KR
South Korea
Prior art keywords
signal
microprocessor
input
interrupt
main process
Prior art date
Application number
KR1019910020292A
Other languages
English (en)
Other versions
KR950000492B1 (ko
Inventor
김상철
박충희
김정한
임준석
Original Assignee
김주용
현대중전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대중전기 주식회사 filed Critical 김주용
Priority to KR1019910020292A priority Critical patent/KR950000492B1/ko
Publication of KR930010773A publication Critical patent/KR930010773A/ko
Application granted granted Critical
Publication of KR950000492B1 publication Critical patent/KR950000492B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63J—AUXILIARIES ON VESSELS
    • B63J99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Control By Computers (AREA)

Abstract

각 유니트의 동작을 제어하는 마이크로프로세서와, 마이크로프로세서의 출력 및 입력 데이터를 일시 저장하는 어드레스 버퍼 및 데이터 버퍼와, 인터럽트루틴과 데이터베이스와 운영시스템의 소프트웨어가 저장된 롬과 램으로 이루어진 메모리와, 마이크로프로세서에 의한 입력신호로부터 입출력 읽기, 쓰기 신호와 메모리 읽기, 쓰기신호릍 출력하는 버스 컨트롤러와, 사용자의 임의에 따라 싱글, 더블, 트리플 상태 웨이트 신호를 출력함으로써 마이크로 프로세서의 웨이트 상태를 제어하는 웨이트 상태 발생부와, 난-매스커블 인터럽트신호와 파워리세트신호를 입력신호로하여 전원부에서 전원이상 상태가 발생했을 경우에 마이크로 프로세서를 전원이상 상태로부터 보호하는 리세트회로와, 마이크로 프로세서에 클럭신호와 리세트신호를 출력하는 클럭발생부와, 클럭 발생부의 신호를 1/2로 분주하는 분주부와, 메인 프로세스 모듈의 타이밍과 실행 타임의 모니터링에 사용되는 신호를 출력하는 타이머와, 로컬버스 동작과 시스템 어드레스 동작과 핸드세이크 동작과 입출력 명령동작을 제어하는 주변장치 인터페이스부와. 주변장치 인터페이스부와 주변장치와의 데이터 송수신을 제어하는 통신 제어부와, 타이머와 주변장치 인터페이스부와 외부로부터 입력되는 인터럽트 요구신호가 입력받아 인터럽트 신호를 출력하는 인터럽트 컨트롤러와, 메인 프로세스 모듈의 동작이 정상적으로 이루어지고 있는지를 감시하는 감시부로 구성되어, 대형 선박의 제어를 종합적으로 할 수 있는 박용 감시제어 시스템에 사용되는 선박 자동화 제어용 메인 프로세스 모듈에 관한 것.

Description

선박 자동화 제어용 메인 프로세스 모듈
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 이 발명의 실시예에 따른 선박 자동화 제어용 메인 프로세스 모듈의 전체 블럭도이다.

Claims (1)

  1. 모든 버스와 컨트롤 신호를 통하여 각 유니트의 동작을 제어하는 마이크로 프로세서와, 상기한 마이크로프로세서에 연결되어, 마이크로 프로세서의 출력 및 입력 데이터를 일시 저장하는 어드레스 버퍼 및 데이터 버퍼와, 상기한 데이터 버퍼에 연결되어, 인터럽트 루틴과 운영 시스템과 데이타 베이스 등의 소프트웨어가 저장된 롬과 램으로 이루어진 메모리와, 마이크로 프로세서에 연결되어, 마이크로 프로세서에 의한 입력 신호로부터 입출력 읽기, 쓰기 신호와 메모리 읽기/쓰기 신호를 출력함으로써 시스템 버스 및 로컬 버스를 제어하는 버스 컨트롤러와, 사용자의 임의에 따라 싱글상태 웨이트신호 또는 더블상태 웨이트신호 또는 트리플상태 웨이트신호를 출력함으로써 마이크로 프로세서의 웨이트 상태를 제어하는 웨이트 상태 발생부와, 난-매스커블 인터럽트 신호와 파워 리세트 신호를 입력 신호로 하여 상기한 입력 신호를 출력함으로써 전원부에서 전원 이상 상태가 발생했을 경우에 마이크로 프로세서를 전원 이상 상태로부터 보호하는 리세트 회로와, 웨이트 상태 발생부와 리세트회로에 연결되어, 마이크로 프로세서에 클럭신호와 리세트 신호를 출력하는 클럭 발생부와, 클럭 발섕부에 연결되어, 클럭 발생부의 신호를 1/2로 분주하는 분주부와, 시스템 버스와 분주부에 연결되어, 메인 프로세스 모듈의 타이밍과 실행 타임의 모니터링에 사용되는 신호를 출력하는 타이머와, 시스템 버스에 연결되어, 로컬 버스 동작과 시스템 어드레스 동작과 핸드세이크 동작과 입출력 명령 동작을 제어하는 주변장치 인터페이스부와, 주변장치 인터페이스부에 연결되어, 주변장치 인터페이스부와 주변장치와의 데이터 송수신을 위한 데이터 통신을 제어하는 통신 제어부와, 시스템 버스와 타이머와 주변장치 인터페이스부에 연결되어, 타이머와 주변장치 인터페이스부와 외부로부터 입력되는 인터럽트 요구신호가 입력되면 마이크로 프로세서에 인더럽트 신호를 출력하는 인터럽트 컨트롤러와, 주변장치 인터페이스부에 연결되어, 메인 프로세스 모듈의 동작이 정상적으로 이루어지고 있는지를 감시하는 감시부로 구성되어, 대형 선박의 기관의 온도, 각 릴레이의 접점, 선박의 각도 및 속력, 각종 밸브 개폐 제어기기, 냉각수, 윤활유, 연료, 각종 펑프 등을 종합적으로 제어하는 선박 자동화 제어용 메인 프로세스 모듈.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020292A 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈 KR950000492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020292A KR950000492B1 (ko) 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020292A KR950000492B1 (ko) 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈

Publications (2)

Publication Number Publication Date
KR930010773A true KR930010773A (ko) 1993-06-23
KR950000492B1 KR950000492B1 (ko) 1995-01-24

Family

ID=19322856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020292A KR950000492B1 (ko) 1991-11-14 1991-11-14 선박 자동화 제어용 메인 프로세스 모듈

Country Status (1)

Country Link
KR (1) KR950000492B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322665B1 (ko) * 2000-04-27 2002-02-07 서승정 선박용 종합 항법 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322665B1 (ko) * 2000-04-27 2002-02-07 서승정 선박용 종합 항법 장치

Also Published As

Publication number Publication date
KR950000492B1 (ko) 1995-01-24

Similar Documents

Publication Publication Date Title
US4386427A (en) Fail-safe device in an electronic control system for an automotive vehicle
US7049798B2 (en) System and method for communicating with a voltage regulator
EP0458304B1 (en) Direct memory access transfer controller and use
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
EP0518488A1 (en) Bus interface and processing system
EP0358423A3 (en) Buffer memory subsystem for peripheral controllers and method
US4149241A (en) Communications bus monitor
US4371926A (en) Input/output information indication system
KR970002617A (ko) 양방향 동기 다중 드롭 데이터 버스를 갖는 데이터 처리 시스템
CA2011388A1 (en) Interrupt controller for multiprocessor systems
US5585750A (en) Logic LSI
US5089953A (en) Control and arbitration unit
EP0473273B1 (en) System for communication between a computing device and peripheral devices
US5566121A (en) Method for PCMCIA card function using DRAM technology
KR930010773A (ko) 선박 자동화 제어용 메인 프로세스 모듈
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR950029886A (ko) 제어 시스템
EP0473277B1 (en) Apparatus for controlling access to a data bus
US5060138A (en) Apparatus for use with a computing device for generating a substitute acknowledgement to an input when the computing device is in an operational hiatus
US5726895A (en) Combined two computer system
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
JPS5727322A (en) Input and output controlling system of computer
EP0363905A3 (en) I/o apparatus for programmable controller
RU1833838C (ru) Устройство дл программного управлени
KR950006604A (ko) 멀티프로세서 시스템의 공유캐시 메모리 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010117

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee