KR930010367B1 - Vodeo sync-signal protecting circuit - Google Patents
Vodeo sync-signal protecting circuit Download PDFInfo
- Publication number
- KR930010367B1 KR930010367B1 KR1019900016919A KR900016919A KR930010367B1 KR 930010367 B1 KR930010367 B1 KR 930010367B1 KR 1019900016919 A KR1019900016919 A KR 1019900016919A KR 900016919 A KR900016919 A KR 900016919A KR 930010367 B1 KR930010367 B1 KR 930010367B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- reference voltage
- luminance signal
- output
- noise
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
Description
제1도 및 제2도는 종래의 텔레비젼의 블럭도.1 and 2 are block diagrams of a conventional television.
제3도는 복합 영상신호의 파형도.3 is a waveform diagram of a composite video signal.
제4도는 윤곽보정된 휘도신호의 파형도.4 is a waveform diagram of a contour corrected luminance signal.
제5도는 종래의 영상동기신호 보호회로의 블럭도.5 is a block diagram of a conventional image synchronization signal protection circuit.
제6도는 이 발명에 따른 영상동기신호 보호회로의 블럭도.6 is a block diagram of an image synchronization signal protection circuit according to the present invention.
제7도는 이 발명에 따른 영상동기신호 보호회로의 주요부분 파형도이다.7 is a waveform diagram of the principal part of the image synchronous signal protection circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 휘도 및 컬러신호 분리부 2 : 휘도신호 처리부1: luminance and color signal separation unit 2: luminance signal processing unit
3 : 컬러신호 처리부 4 : 메트릭스3: color signal processor 4: matrix
5 : 동기 분리부 6 : 적분부5: synchronous separation part 6: integral part
7 : 미분부 8 : 편향부7: differential portion 8: deflection portion
9 : 편향 및 고압 발생부 10 : 제어신호 발생부9: deflection and high pressure generator 10: control signal generator
11 : 영상신호 디지탈 처리부 12 : 동기분리 및 편향부11: video signal digital processing unit 12: synchronization separation and deflection unit
13 : 휘도 처리부 100 : 제1노이즈 제거회로13 luminance processing unit 100 first noise canceling circuit
200 : 제2노이즈 제거회로 OP1~OP3 : 비교기200: second noise elimination circuit OP1 to OP3: comparator
A1, A2 : 가산기 SW1~SW4 : 스위치A1, A2: Adder SW1 ~ SW4: Switch
이 발명은 텔레비젼에 관한 것으로서, 더욱 상세하게는 화질보상을 위하여 수평, 수직방향의 휘도신호 윤곽보정을 행한 후, 동기신호에 발생하는 노이즈를 제거하기 위한 영상동기신호 보호회로에 관한 것이다.The present invention relates to a television, and more particularly, to a video synchronization signal protection circuit for removing noise generated in a synchronization signal after performing horizontal and vertical luminance signal contour correction for image quality compensation.
제1도는 통상 사용되는 텔레비젼 또는 모니터등의 블럭도로서, 입력되는 복합영상신호(CS)를 휘도신호 및 컬러신호 분리부(1)에서 휘도신호와 컬러신호로 분리한 후, 분리된 휘도신호를 휘도신호 처리부(2)에서 브라이트(Bright), 콘트라스트(Contrast), 샤프니스(Sharpness)등을 조정하여 후단 메트릭스(4)에 인가한다. 그리고 분리된 컬러신호를 컬러신호 처리부(3)에서 컬러를 복조하는 한편, 복조된 컬러, 틴트(Tint)를 후단 메트릭스(4)에 인가하므로 상기 메트릭스(4)는 상기 휘도신호 처리부(2) 및 컬러신호 처리부(3)에서 인가하는 신호들을 조합하여 색신호(R), (G), (B)로 후단 음극선관(CRT)에 인가하게 된다. 이때 상기 색신호(R), (G), (B)를 음극선관(CRT)에 디스플레이 시키기 위하여는 색신호를 편향시키기 위한 편향신호들을 요하므로 상기 복합 영상신호를 동기분리부(5)에서 동기신호만을 추출한 후 적분부(6)에서 적분하여 수직 동기신호를 출력하고, 미분부(7)에서 미분하여 수평 동기신호를 출력하게 된다.FIG. 1 is a block diagram of a television or a monitor that is commonly used. The composite video signal CS is separated into a luminance signal and a color signal by the luminance signal and color signal separator 1, and then the separated luminance signal is separated. The brightness signal processing unit 2 adjusts Bright, Contrast, Sharpness, etc., and applies it to the rear-end matrix 4. The separated color signal is demodulated by the color signal processor 3, and the demodulated color and tint are applied to the rear-end matrix 4, so that the matrix 4 receives the luminance signal processor 2 and The signals applied by the color signal processor 3 are combined and applied to the rear cathode ray tube CRT as color signals R, G, and B. FIG. In this case, in order to display the color signals R, G, and B on the cathode ray tube CRT, deflection signals for deflecting the color signals are required. After extraction, the integral unit 6 integrates the vertical synchronization signal, and the derivative unit 7 differentiates the horizontal synchronization signal.
그리고 상기 수직 동기신호는 편향부(8)를 통하여 상기 색신호(R), (G), (B)의 수직 편향을 제어하게 되며, 상기 수평 동기신호는 편향 및 고압발생부(9)를 구동시켜, 음극선관(CRT)의 구동시 필요한 고압발생을 제어하는 한편, 상기 색신호(R), (G), (B)의 수평편향을 제어하는 것이다.The vertical synchronizing signal controls the vertical deflection of the color signals R, G, and B through the deflection unit 8, and the horizontal synchronizing signal drives the deflection and the high pressure generating unit 9. In addition, the high voltage generation required for driving the cathode ray tube CRT is controlled, and the horizontal deflection of the color signals R, G, and B is controlled.
그러나 전자기술이 발전함에 따라 등장한 고해상도를 갖는 ID(Inproved Definition) 텔레비젼, ED(Extented Definition) 텔레비젼등은 제2도와 같이 입력되는 복합 영상신호(CS)를 동기분리부(5)에서 동기신호를 분리한 후, 동기신호에 따른 제어신호를 제어신호 발생부(10)에서 출력한다.However, with the development of electronic technology, ID (Inproved Definition) televisions, ED (Extented Definition) televisions, etc., which have high resolutions, are separated from the composite video signal CS, which is input as shown in FIG. After that, the control signal generation unit 10 outputs a control signal corresponding to the synchronization signal.
그리고 이러한 제어신호에 따라 영상신호 디지탈 처리부(11)에서 상기 복합 영상신호(CS)를 디지탈적으로 영상신호를 처리한 후, 출력되는 휘도신호에 포함되는 동기신호를 이용하여 동기분리 및 편향부(12)에서 동기신호를 분리하여, 색신호(R), (G), (B)를 수직/수평 편향시키게 된다.After the digital signal is processed by the video signal digital processor 11 according to the control signal, the sync signal is separated and deflected using the sync signal included in the output luminance signal. In 12), the synchronization signal is separated to vertically / horizontally deflect the color signals R, G, and B.
이때, 일반적인 NTSC 복합 영상신호는 제3도와 같이 구성되어 있으며, 여기서 0~100 IRE에는 영상신호 정보가 실리며, -40~IRE에는 수평, 수직 동기신호가 실린다. 따라서, 통상의 동기분리부(5)는 로우패스 필터를 이용하여 필터링함으로써 버스트(burst)신호를 제거한 후, -40~IRE 사이에 슬라이스(Slice) 레벨을 정하여 동기신호를 분리한다.In this case, the general NTSC composite video signal is configured as shown in FIG. 3, where 0 to 100 IRE carries video signal information, and -40 to IRE carries horizontal and vertical synchronization signals. Therefore, the ordinary sync separator 5 removes the burst signal by filtering using a low pass filter, and then sets the slice level between −40 and IRE to separate the sync signal.
그러나, 상기 ID, ED 텔레비젼의 경우에는 상기 영상신호 디지탈 처리부(11)에서 화질보상을 위해 수평, 수직방향의 휘도신호 윤곽보정을 행하게 되며, 이에 따라 상기 영상신호 디지탈 처리부(11)는 제4도와 같이 윤곽보정된 신호를 출력하게 된다. 이때, 상기 디지탈 신호 처리부(11)에 입력되는 복합 영상신호(CS)는 블랙레벨(Black Level)을 일정하게 유지하기 위하여 페데스탈레벨(Pedestal Level)을 통상 nbit 디지탈 데이타의 1/4로 세팅하게 된다.However, in the case of the ID and ED televisions, the video signal digital processing unit 11 performs horizontal and vertical luminance signal contour correction for image quality compensation. The contour-corrected signal is output. In this case, the composite video signal CS input to the digital signal processor 11 sets the pedestal level to 1/4 of nbit digital data in order to maintain a constant black level. .
그러나 이와 같이 상기 영상신호 디지탈 처리부(11)에서 출력되는 윤곽보정된 신호는 신호가 변화되는 부분(A), (B), (C)에는 신호가 왜곡되어 출력되며, 특히 부분(A), (B)에 발생되는 노이즈가 슬라이스레벨 이하일 경우에는 동기신호 분리부(5)가 동기신호를 분리하고자 할 때, 동기신호가 아님에도 불구하고 동기신호로 오인하여 오동작하게 되는 문제점이 있게 된다.However, as described above, the contour-compensated signal output from the image signal digital processing unit 11 is distorted and output to parts A, B, and C, and in particular, parts A, and (C). If the noise generated in B) is less than or equal to the slice level, when the synchronization signal separation unit 5 tries to separate the synchronization signal, there is a problem in that it is mistaken as a synchronization signal even though it is not the synchronization signal.
따라서, 부분(A), (B)에 발생하는 노이즈를 제거하는 회로가 필요로 하며, 이와 같은 노이즈를 제거하기 위한 종래의 영상동기신호 보호회로(특허출원 89-14202)는 제5도와 같이 구성되어 입력되는 휘도신호(VY)는 휘도 처리부(13)에서 윤곽 보정되어 제4도와 같은 수평/수직 윤곽이 보정된 데이타가 출력된다.Therefore, a circuit for removing noise generated in portions (A) and (B) is required, and the conventional video synchronization signal protection circuit (patent application 89-14202) for removing such noise is constructed as shown in FIG. The luminance signal VY inputted is contour-corrected by the luminance processor 13 and outputs data whose horizontal / vertical contour is corrected as shown in FIG.
이때, 상기 휘도신호 처리부(13)에서 윤곽처리된 신호는 제4도의 파형부분(A), (B)와 같이 노이즈가 포함된다. 따라서, 사용자는 마이콤을 이용하여 페데스탈 레벨을 정하는 제4도와 같이 일정한 슬라이스 레벨(PS)에 해당하는 기준전압(VREF)이 비교기(OP1)의 비반전단자(+)에 인가하도록 한다.At this time, the signal contoured by the luminance signal processor 13 includes noise as shown in the waveforms A and B of FIG. 4. Accordingly, the user may apply the reference voltage VREF corresponding to the constant slice level PS to the non-inverting terminal + of the comparator OP1 as shown in FIG. 4 which determines the pedestal level using the microcomputer.
이때, 스위치(SW1)에는 하이레벨의 수평수직 블랭킹신호(VB)가 인가되므로 상기 스위치(SW1)는 수평수직 블랭킹 기간이 아닌 제3도의 시간(T1)에는 단자(E2)에 연결되어 가산기(A1)에서 상기 휘도 처리부(13)에서 윤곽 보정된 신호와 상기 휘도신호가 합하여진 신호를 후단에 전달한다.At this time, since the high level horizontal vertical blanking signal VB is applied to the switch SW1, the switch SW1 is connected to the terminal E2 at time T1 of FIG. 3, not in the horizontal vertical blanking period, and is added to the adder A1. ), A signal obtained by combining the contour-corrected signal and the luminance signal by the luminance processor 13 is transmitted to the rear stage.
따라서, 상기 비교기(OP1)는 시간(T1)동안에는 하이레벨을 출력하므로, 오아게이트(OR1) 역시 하이레벨을 출력하게 되어, 스위치(SW2)는 단자(E2)에 연결되어, 상기 가산기(A1)에서 출력되는 휘도신호(VY)와 휘도 처리부(13)에서 윤곽 보정된 신호의 합한 신호를 후단에 절단하게 된다.Therefore, since the comparator OP1 outputs a high level during the time T1, the oragate OR1 also outputs a high level, so that the switch SW2 is connected to the terminal E2 and the adder A1. The sum signal of the luminance signal VY and the contour-corrected signal output from the luminance processor 13 is cut at a later stage.
그리고, 상기 휘도신호(VY)의 수평수직 동기신호기간(T2)동안에는 상기 스위치(SW1)에는 하이레벨의 의사 블랭킹 신호(VB)가 인가되므로 상기 스위치(SW1)는 단자(E1)에 연결되어 휘도신호(VY)의 블랭킹 신호를 수단에 전달한다.In addition, since the high level pseudo blanking signal VB is applied to the switch SW1 during the horizontal and vertical synchronizing signal period T2 of the luminance signal VY, the switch SW1 is connected to the terminal E1 to provide luminance. The blanking signal of the signal VY is transmitted to the means.
이때, 상기 비교기(OP1)는 상기 스위치(SW1)에서 인가되는 신호가 기준전압보다 낮은 로우레벨이므로 로우레벨을 출력하나, 상기 블랭킹 신호(VB)가 하이레벨이므로 하이레벨을 출력하여 스위치(SW2)는 단자(E3)에 연결되어, 스위치(SW2)는 상기 스위치(SW1)에서 인가하는 휘도신호(VY)의 수평수직 동기신호를 출력함으로써 제4도의 노이즈부분(C)은 발생하지 않는다.At this time, the comparator OP1 outputs a low level because the signal applied from the switch SW1 is lower than the reference voltage, but outputs a high level because the blanking signal VB is high level. Is connected to the terminal E3, and the switch SW2 outputs a horizontal and vertical synchronizing signal of the luminance signal VY applied from the switch SW1 so that the noise portion C of FIG. 4 does not occur.
그리고 상기 제4도의 펄스부분(A), (B)과 같이 동기신호로 오인할 수 있는 노이즈가 상기 스위치(SW1)를 통하여 출력될 때, 상기 노이즈(A), (B)는 슬라이스 레벨보다 적은 전압 상태이므로 상기 비교기(OP1)는 로우레벨을 출력하고, 이때 블랭킹 신호(VB)역시 로우레벨 상태이므로 스위치(SW2)는 단자(E4)에 연결되어 상기 스위치(SW2)는 슬라이스레벨의 기준전압(VREF1)을 출력하게 된다.When noise that can be mistaken for a synchronization signal, such as the pulse portions A and B of FIG. 4, is output through the switch SW1, the noises A and B are smaller than the slice level. Since the comparator OP1 outputs a low level because of the voltage state, and the blanking signal VB is also in the low level state, the switch SW2 is connected to the terminal E4 so that the switch SW2 is a reference voltage of the slice level. Will output VREF1).
따라서, 종래의 영상동기신호 보호회로는 원래의 복합영상신호와 윤곽보정을 위하여 추출한 신호를 더하되 수평/수직 동기신호를 포함하는 블랭킹 기간동안에는 더하지 않도록 하여 수평수직 동기부분에 발생하는 노이즈를 제거하는 한편 일정 슬라이스레벨의 기준전압을 정하여 수직/수평 동기신호와 오인되는 노이즈 발생부분에 슬라이스레벨의 기준전압이 출력되도록 하여 영상동기신호를 보호할 수 있었다.Therefore, in the conventional video synchronization signal protection circuit, the original composite video signal and the extracted signal for contour correction are added but not added during the blanking period including the horizontal / vertical synchronization signal to remove noise generated in the horizontal-vertical synchronization portion. On the other hand, it was possible to protect the image synchronization signal by setting a reference voltage of a certain slice level so that the reference voltage of the slice level was output to a noise generating part that is mistaken with the vertical / horizontal synchronization signal.
그러나, 종래의 영상동기신호 보호회로는 수평/수직 동기신호에 따라 출력되는 블랭킹 신호를 발생시키는 별도의 장치를 필요로 하게 되며, 이러한 블랭킹 신호 발생장치는 많은 회로 소자가 필요로 하기 때문에 제작비가 상승하여 소형경량화할 수 없다는 문제점이 있었다.However, the conventional image synchronization signal protection circuit requires a separate device for generating a blanking signal output according to the horizontal / vertical synchronization signal, and this blanking signal generator requires a lot of circuit elements, thus increasing the manufacturing cost. There was a problem that can not be miniaturized and lightweight.
이 발명은 이러한 문제점을 해결하기 위한 것으로서 이 발명의 목적은 페데스탈 레벨과 동일한 기준전압을 이용하여 수직/수평 동기신호에 발생하는 노이즈를 제거하고, 일정한 슬라이스레벨의 기준전압을 정하여 수직/수평 동기신호로 오인되는 노이즈를 제거함으로써, 소형경량화가 가능하며, 저렴한 영상동기신호 보호회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to remove noise generated in the vertical / horizontal synchronization signal by using the same reference voltage as the pedestal level, and to determine a reference voltage having a constant slice level. By eliminating the noise that is mistaken for, it is possible to miniaturize and provide a low cost image synchronization signal protection circuit.
이러한 목적을 달성하기 위한 이 발명의 특징은 영상신호 디지탈 처리부를 통하여 윤곽 보정된 신호를 동기신호로 분리할 때 발생하는 노이즈를 제거하는 영상동기신호 보호회로에 있어서; 상기 보호회로는, 외부로부터 입력되는 휘도신호를 페데스탈레벨의 기준전압과 비교하여, 기준전압보다 큰 경우 수평수직 윤곽보상신호와 상기 휘도신호를 합한 신호를 출력하고, 기준전압보다 작을 때 휘도신호를 출력하는 제1노이즈 제거수단; 상기 제1노이즈 제거수단에 연결되어 상기 제1노이즈 제거수단의 출력을 기준전압에 비교하여 동기신호로 오인되는 잡음을 제거하는 제2노이즈 제거수단을 구비하는 영상동기신호 보호회로에 있다.A feature of the present invention for achieving this object is a video synchronization signal protection circuit for removing noise generated when the contour correction signal is separated into a synchronization signal through a video signal digital processing unit; The protection circuit compares the luminance signal input from the outside with the reference voltage of the pedestal level, and outputs a signal obtained by adding the horizontal vertical contour compensation signal and the luminance signal when the reference voltage is greater than the reference voltage, and outputs the luminance signal when the luminance signal is smaller than the reference voltage. First noise removing means for outputting; And a second noise removing means connected to the first noise removing means for removing noise, which is mistaken for a synchronization signal, by comparing the output of the first noise removing means with a reference voltage.
이하, 이 발명의 실시예를 첨부된 도면에 따라 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제6도는 이 발명에 따른 영상동기신호 보호회로도로서 제1노이즈 제거회로(100)와, 제2노이즈 제거회로(200)로 이루어진다. 이때, 제1노이즈 제거회로(100)는 윤곽보정된 휘도신호내에서 수평/수직 동기신호에 발생하는 노이즈를 제거하기 위한 것으로서, 동기신호가 포함된 휘도신호(VY)를 입력으로 하여, 수평/수직방향으로 윤곽보정을 행하여 보정용 신호를 출력하는 휘도신호 처리부(13)를 가산기(A2)에 연결하여 이루어진다.6 is a diagram illustrating an image synchronization signal protection circuit according to the present invention, and includes a first noise canceling circuit 100 and a second noise canceling circuit 200. At this time, the first noise canceling circuit 100 is for removing noise generated in the horizontal / vertical synchronizing signal in the contour-compensated luminance signal, and inputs the luminance signal VY including the synchronizing signal as an input. The luminance signal processing unit 13, which performs contour correction in the vertical direction and outputs a correction signal, is connected to the adder A2.
이때, 상기 가산기(A2)는 상기 휘도신호(VY)와, 상기 휘도신호 처리부(13)에서 출력되는 윤곽보정된 신호를 합산하도록 이루어진다. 그리고, 상기 제1노이즈 제거회로(100)는 페데스탈레벨로 정한 기준전압(VREF2)이 비교기(CP2)의 비반전단자(+)에 인가되도록 하고, 비교기(OP1)의 반전단자(-)에 상기 휘도신호(VY)가 인가되도록 하고, 상기 비교기(OP2)를 스위치(SW3)에 연결하여, 상기 비교기(OP2)의 출력에 따라 상기 스위치(SW3)가 스위칭되도록 이루어진다. 그리고 상기 제2노이즈 제거회로(200)는 상기 제1노이즈 제거회로(100)의 출력중, 수평/수직 동기신호로 오인되는 잡음을 제거하기 위한 것으로서, 동기신호로 인식할 수 있는 슬라이스레벨의 기준전압(VREF3)이 비교기(OP3)의 반전단자(-)에 인가되도록 하고, 상기 제1노이즈 제거회로(100)의 출력이 비반전단자(+)에 인가되도록 하여 이러한 양신호가 비교되어 출력되도록 한다. 그리고 제2노이즈 제거회로(200)는 상기 비교기(OP3)의 출력이 오아게이트(OR2)에서 조합되고, 상기 오아게이트(OR2)의 출력이 스위치(SW4)를 제어하여, 상기 스위치(SW4)의 스위칭에 따라 상기 기준전압(VREF4) 또는 제1노이즈 제거회로(100)의 출력이 후단에 인가되도록 이루어진다.In this case, the adder A2 is configured to add the luminance signal VY and the contour-corrected signal output from the luminance signal processor 13. In addition, the first noise elimination circuit 100 causes the reference voltage VREF2 determined as the pedestal level to be applied to the non-inverting terminal + of the comparator CP2, and is applied to the inverting terminal of the comparator OP1. The luminance signal VY is applied, and the comparator OP2 is connected to the switch SW3 so that the switch SW3 is switched in accordance with the output of the comparator OP2. In addition, the second noise canceling circuit 200 is for removing noise misinterpreted as a horizontal / vertical sync signal among the outputs of the first noise canceling circuit 100 and is a reference of a slice level that can be recognized as a sync signal. The voltage VREF3 is applied to the inverting terminal (-) of the comparator OP3 and the output of the first noise canceling circuit 100 is applied to the non-inverting terminal (+) so that these two signals are compared and output. . In the second noise elimination circuit 200, the output of the comparator OP3 is combined at the OR gate OR2, and the output of the OR gate OR2 controls the switch SW4 so that the output of the switch SW4 is controlled. In response to the switching, the output of the reference voltage VREF4 or the first noise removing circuit 100 is applied to the rear stage.
이와 같이 이루어진 이 발명에 따른 영상동기신호 보호회로는 제7도와 같이 입력되는 휘도신호(VY)는 휘도신호 처리부(13)에서 펄스(P2)와 같이 수직 및 수평 윤곽보정된다. 이때, 상기 비교기(OP2)는 페데스탈레벨로 정하여진 기준전압(VREF2)과 상기 휘도신호(VY)를 비교하여 상기 휘도신호(VY)가 기준전압(VREF2)보다 적은 때 로우레벨을 출력하므로 상기 스위치(SW3)는 기간(T3)동안 단자(E5)에 연결되고, 기간(T4)동안 단자(E6)에 연결되므로, 상기 스위치(SW3)는 펄스(P3)와 같이 기간(T3)동안에 상기 가산기(A2)에서 상기 휘도신호(VY)와 상기 휘도 처리부(13)의 출력이 합한 신호를 출력하여 수평, 수직 동기신호 기간(T3)동안 상기 휘도신호(VY)를 출력함으로써, 제1노이즈 제거회로(100)는 수평수직 동기기간(T3)동안 포함되는 노이즈를 제거할 수 있게 된다. 그리고 상기 제1노이즈 제거회로(100)에서 출력되는 펄스(P3)는 사용자에 의하여 정해진 슬라이스레벨의 기준전압(VREF3)과 비교기(OP3)에서 비교된다. 이때 상기 펄스(P3)의 기간(T3)동안에는 상기 비교기(OP3)는 로우레벨을 출력하고, 비교기(OP2)는 하이레벨을 출력하므로 오아게이트(OR2)는 하이레벨을 출력하여 스위치(SW4)를 단자(E8)에 연결하므로 상기 스위치(SW4)는 상기 스위치(SW3)의 출력펄스(P3)를 후단에 인가하게 된다. 그리고 상기 제2노이즈 제거회로(200)는 상기 펄스(P3)의 기간동안(T4)에는 상기 비교기(OP3)가 하이레벨을 출력하고, 상기 비교기(OP2)가 로우레벨을 출력하므로 상기 오아게이트(OR2)는 하이레벨을 출력하여 스위치(SW4)를 단자(E8)에 연결하므로 상기 스위치는 상기 스위치(SW4)의 출력펄스(P4)를 후단에 전달한다.In the image synchronization signal protection circuit according to the present invention made as described above, the luminance signal VY input as shown in FIG. 7 is vertically and horizontally contour-corrected as the pulse P2 by the luminance signal processing unit 13. In this case, the comparator OP2 compares the reference voltage VREF2 determined as the pedestal level with the luminance signal VY and outputs a low level when the luminance signal VY is less than the reference voltage VREF2. SW3 is connected to terminal E5 for period T3 and to terminal E6 for period T4, so that switch SW3 is connected to the adder during period T3 like pulse P3. In the A2), the sum signal of the luminance signal VY and the output of the luminance processor 13 are output to output the luminance signal VY during the horizontal and vertical synchronizing signal period T3. 100 may remove noise included during the horizontal and vertical synchronization period T3. The pulse P3 output from the first noise canceling circuit 100 is compared with the reference voltage VREF3 of the slice level determined by the user in the comparator OP3. At this time, since the comparator OP3 outputs a low level and the comparator OP2 outputs a high level during the period T3 of the pulse P3, the oragate OR2 outputs a high level to switch SW4. Since it is connected to the terminal E8, the switch SW4 applies the output pulse P3 of the switch SW3 to the rear end. The second noise elimination circuit 200 outputs the high level while the comparator OP3 outputs the high level and the comparator OP2 outputs the low level during the period T4 of the pulse P3. OR2 outputs a high level to connect the switch SW4 to the terminal E8, so that the switch transmits the output pulse P4 of the switch SW4 to the rear end.
그러나, 상기 제1노이즈 제거회로(100)에서 출력되는 펄스(P3)에서 수평/수직 동기신호로 오인되는 슬라이스레벨 이하의 노이즈 부분에 상기 비교기(OP2)에 인가되면 상기 비교기(OP2)는 로우레벨을 출력하게 되며 이때, 상기 비교기(OP3)는 로우레벨을 출력하므로 상기 오아게이트(OR2)는 로우레벨을 출력하여 상기 스위치(SW4)가 단자(E8)에 연결되어, 상기 스위치(SW4)는 상기 기준전압(VREF3)을 후단에 인가하게 되어, 슬라이스레벨하의 수평/수직 동기신호로 오인되는 노이즈를 제거할 수 있게 된다.However, when the comparator OP2 is applied to a noise portion below a slice level that is mistaken for a horizontal / vertical synchronization signal in the pulse P3 output from the first noise elimination circuit 100, the comparator OP2 is at a low level. In this case, since the comparator OP3 outputs a low level, the oragate OR2 outputs a low level, so that the switch SW4 is connected to the terminal E8, and the switch SW4 is Since the reference voltage VREF3 is applied to the rear end, it is possible to eliminate noise that is mistaken for the horizontal / vertical synchronization signal under the slice level.
즉, 이 발명은 페데스탈레벨의 기준전압과, 휘도신호를 비교하여 기준전압보다 낮은 휘도신호는 그래도 출력하고 기준전압 보다 높은 휘도신호는 윤곽보정된 신호와 합하여 출력함으로써 수직/수평 동기신호 구간에 발생하는 노이즈를 제거하며, 이러한 신호를 다시 슬라이스레벨 전압과 비교하여 수직/수평 동기신호의 구간이 아닌 수평 및 수직 동기신호로 오인되는 노이즈 부분에는 슬라이스레벨의 전압이 출력되도록 하여 노이즈를 제거할 수 있다. 이와 같이 이 발명은 의사블랭킹 신호의 발생장치가 필요없이 간다한 비교기로만 구성할 수 있어, 제작경비가 절약되는 한편, 소형경량화할 수 있는 효과가 있다.That is, the present invention compares the reference voltage of the pedestal level with the luminance signal and outputs the luminance signal lower than the reference voltage, and outputs the luminance signal higher than the reference voltage with the contour-compensated signal to generate the vertical / horizontal synchronization signal section. Noise is removed, and the signal is compared to the slice level voltage, and the slice level voltage is output to the noise part misinterpreted as the horizontal and vertical sync signal instead of the interval of the vertical / horizontal sync signal. . As described above, the present invention can be constituted only by a simple comparator without the need for generating a pseudo blanking signal, thereby reducing manufacturing cost and making it possible to reduce the size and weight.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900016919A KR930010367B1 (en) | 1990-10-23 | 1990-10-23 | Vodeo sync-signal protecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900016919A KR930010367B1 (en) | 1990-10-23 | 1990-10-23 | Vodeo sync-signal protecting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920009187A KR920009187A (en) | 1992-05-28 |
KR930010367B1 true KR930010367B1 (en) | 1993-10-16 |
Family
ID=19305025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900016919A KR930010367B1 (en) | 1990-10-23 | 1990-10-23 | Vodeo sync-signal protecting circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930010367B1 (en) |
-
1990
- 1990-10-23 KR KR1019900016919A patent/KR930010367B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920009187A (en) | 1992-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100191061B1 (en) | Reproduction circuit for skin color in video signals | |
EP0782331B1 (en) | Multiple video input clamping arrangement | |
JP2775997B2 (en) | Video signal gradation correction device and television receiver | |
JP2502873B2 (en) | Color signal contour correction device | |
US5430482A (en) | Electronic view finder having a color vector display | |
KR930010367B1 (en) | Vodeo sync-signal protecting circuit | |
KR850008086A (en) | Beam current reduction device | |
US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
KR970010396B1 (en) | A color compensation circuit for picture in picture on television screen | |
US5210606A (en) | Apparatus for correcting distorted sync in a composite video signal | |
JP4031834B2 (en) | Video signal processing device | |
JPH0410794A (en) | Picture quality correcting circuit | |
JP3361115B2 (en) | Brightness speed modulation circuit | |
JP3329149B2 (en) | Clamp pulse generation method and circuit thereof | |
JP2823264B2 (en) | Video signal processing circuit | |
KR930009867B1 (en) | Edge detecting method | |
KR970004922Y1 (en) | Gate pulse self-control circuit for secam signal | |
KR100201313B1 (en) | Clamp signals generating circuit of monitor | |
JPH06205429A (en) | Video camera equipment | |
JPH0345086A (en) | Video signal processing circuit | |
JPH04192778A (en) | Television signal converting method | |
JPH0413374A (en) | Blanking device | |
JPH0573318B2 (en) | ||
JPS61236278A (en) | Image pickup device | |
JPH04243380A (en) | Horizontal enhancement circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030929 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |