KR930009183B1 - Motion display circuit of digital tv - Google Patents
Motion display circuit of digital tv Download PDFInfo
- Publication number
- KR930009183B1 KR930009183B1 KR1019900022460A KR900022460A KR930009183B1 KR 930009183 B1 KR930009183 B1 KR 930009183B1 KR 1019900022460 A KR1019900022460 A KR 1019900022460A KR 900022460 A KR900022460 A KR 900022460A KR 930009183 B1 KR930009183 B1 KR 930009183B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frame memory
- frame
- control signal
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
제 1 도는 일반적인 디지탈 텔레비젼 수상기의 영상신호 처리블록도.1 is a video signal processing block diagram of a general digital television receiver.
제 2 도는 본 발명 디지탈 텔레비젼 수상기의 움직임 궤적 표시블록도.2 is a block diagram showing the motion trajectory of the present invention.
제 3 도의 (a) 내지 (c)는 본 발명에 의해 움직임 궤적이 디스플레이되는 것을 예시적으로 보인 설명도.3 (a) to 3 (c) are explanatory views showing an example of displaying a motion trajectory by the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1A-1D : 프레임메모리 2 : 제어신호발생부1A-1D: Frame memory 2: Control signal generator
3 : 색신호발생부 4 : 비교회로3: color signal generator 4: comparison circuit
5 : 라이트 인에어블제어부 CPT : 컬러픽쳐튜브5: Light Enable Control Unit CPT: Color Picture Tube
AD1 : 앤드게이트 ND1 : 낸드게이트.AD1: AND gate ND1: NAND gate.
본 발명은 디지탈 텔레비젼 수상기에 있어서, 움직이는 물체의 궤적을 느린 속도로 재생하는 기술에 관한 것으로 특히, 스포츠중계방송 등에서 빠르게 움직이는 물체를 자세하게 관찰하는데 적당하도록 한 디지탈 텔레비젼 수상기의 움직임 궤적표시회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for reproducing the trajectory of a moving object at a slow speed in a digital television receiver, and more particularly, to a motion trajectory display circuit of a digital television receiver suitable for observing a fast moving object in detail in sports broadcasting. .
제 1 도는 일반적인 디지탈 텔레비젼 수상기의 영상신호처리블록도로서 이에 도시한 바와같이, 1프레임분의 휘도신호(Y), 색차신호(R-Y),(B-Y)를 각기 저장하는 프레임메모리(1A-1C)와, 수평동기신호(Hsyn)와 동위상의 클럭신호를 생성하고, 수평동기신호(Hsyn) 및 수직동기신호(Vsyn)를 이용하여 상기 프레임메모리(1A-1C)의 각종 제어신호를 발생하는 제어신호발생부(2)와, 상기 프레임메모리(1A-1C)에서 리드(Read)되는 데이타를 아날로그신호로 변환함과 아울러 적색용신호(R), 녹색용신호(F), 청색용신호(B)를 추출하여 이를 컬러픽쳐튜브(CPT)에 출력하는 색신호출력부(3)로 구성된 것으로 이와 같이 구성된 종래회로의 작용을 설명하면 다음과 같다.FIG. 1 is a block diagram of a video signal processing of a general digital television receiver. As shown therein, a frame memory 1A-1C for storing a luminance signal Y, a color difference signal RY, and BY for one frame, respectively. And a control signal for generating a clock signal in phase with the horizontal synchronization signal Hsyn and generating various control signals of the frame memories 1A-1C using the horizontal synchronization signal Hsyn and the vertical synchronization signal Vsyn. The generation unit 2 and the data read from the frame memories 1A-1C are converted into analog signals, and the red signal R, the green signal F, and the blue signal B are converted into analog signals. It is composed of a color signal output unit (3) for extracting and outputting the same to the color picture tube (CPT).
디지탈신호로 처리된 휘도신호(Y), 색차신호(R-Y), (B-Y)가 각기 프레임메모리(1A-1C)에 제공되고 있는 상태에서 제어신호발생부(2)는 플링클럭신호(SCK)와 주기가 동일한 리드/라이트신호를 그 프레임메모리(1A-1C)에 공급한다. 이에따라 상기 프레임메모리(1A-1C)에 내장된 카운터의 열어드레스 카운트값이 증가되는데, 상기 제어신호발생부(2)에 수평 동기신호(Hsyn)가 입력되는 순간 그로부터 열어드레스 리세트신호가 발생되어 상기 프레임메모리(1A-1C)의 열어드레스가 Φ으로 되는 반면, 행어드레스의 카운터 값은 1증가되며, 짝수필드의 수직동기신호(Vsyn) 발생시마다 행어드레스 카운터는 Φ으로 리세트된다. 이에따라 리드/라이드신호의 1클럭마다 행/열어드레스 카운터에 의해 정지된 어드레스의 내용이 리드된 후 다시 라이트되는데, 라이트인에이블신호()가 저전위로 액티브되면 새로운 데이타가 그 프레임메모리(1A-1C)에 라이트되고, 고전위로 인액티브되면 라이트되지 않지만 기저장된 데이타가 리드된다. 그런데 상기의 라이트인에이블신호()는 결국 정지화면 제어신호에 의해 결정되므로 결국 정지하면 제어신호(SCS)가 저전위일때 상기 휘도신호(Y), 색차신호(R-Y), (B-Y)가 상기 프레임메모리(1A-1C)에 순차적으로 각기 저장되고, 리드되어 컬러픽쳐튜브(CPT)상에 디스플레이된다.The control signal generator 2 is connected to the flicker clock signal SCK while the luminance signal Y, the color difference signal RY, and BY, which have been processed as digital signals, are respectively provided to the frame memories 1A-1C. The read / write signals having the same period are supplied to the frame memories 1A-1C. Accordingly, the open dress count value of the counter built in the frame memories 1A-1C is increased, and the open dress reset signal is generated from the moment when the horizontal synchronization signal Hsyn is inputted to the control signal generator 2. While the open address of the frame memories 1A-1C becomes Φ, the counter value of the row address is increased by one, and the row address counter is reset to Φ every time the vertical sync signal Vsyn of the even field is generated. As a result, the contents of the address stopped by the row / column address counter are read and rewritten every one clock of the read / ride signal. Is activated at low potential, new data is written to the frame memories 1A-1C, and if not inactive at high potential, unstored data is read. However, the above write enable signal ( ) Is finally determined by the still picture control signal. Therefore, when it is stopped, the luminance signal Y, the color difference signal RY, and BY are sequentially stored in the frame memories 1A-1C when the control signal SCS is at low potential. Are stored, read and displayed on the color picture tube (CPT).
한편, 상기 정지화면 제어신호(SCS)가 고전위로 주어지면 상기 프레임메모리(1A-1C)에 새로운 휘도신호(Y) 및 색차신호(R-Y), (B-Y)를 기록하는 것이 불가능하게 되는 반면 이미 기억된 내용이 반복적으로 리드되어 상기 컬러픽쳐튜브(CP)상에 정지화상이 나타난다.On the other hand, if the still picture control signal SCS is given at high potential, it is impossible to write a new luminance signal Y and color difference signals RY, BY in the frame memories 1A-1C, while already storing the memory. The contents are read repeatedly and a still image appears on the color picture tube CP.
그러나 이와같은 종래의 회로에 있어서는 정지화면을 디스플에이할 수 있을 뿐 움직임 궤적을 느린속도로 표시해 줄 수 있는 기능이 구비되어 있지않아 시청자가 빠른속도로 움직이는 물체를 자세히 관찰하고자 할 때 이를 신현시키지 못하는 결함이 있었다.However, in such a conventional circuit, only a still image can be displayed, and a function of displaying a motion trajectory at a slow speed is not provided. Therefore, when a viewer wants to observe an object moving at a high speed in detail, it cannot be displayed. There was a fault.
본 발명은 이와 같은 문제점을 해결하기 위하여 빠른속도로 움직이는 물체의 궤적을 느린속도로 디스플레이시킬 수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.The present invention has been devised to display the trajectory of a fast moving object at a slow speed in order to solve this problem, which will be described in detail with reference to the accompanying drawings.
제 2 도는 본 발명 디지탈 텔레비젼 수상기의 움직인 궤적표시 회로에 대한 블록도로서 이에 도시한 바와같이, 1프레임분의 휘도신호(Y), 색차신호(R-Y), (B-Y)를 각기 저장하는 프레임메모리(1A-1C)와, 수평동기신호(Hsyn) 및 수직동기신호(Vsyn)를 입력하여 그 수평동기신호(Hsyn)와 동기상의 클럭신호를 생성하고, 이를 이용하여 상기 프레임메모리(1A-1C)의 각종 제어신호를 발생하는 제어신호발생부(2)와, 상기 제어신호발생부(2)로부터 입력되는 샘플링클럭신화(SCK)를 이용하여 상기 프레임메모리(1A-1C)에서 리드되는 데이타를 아날로그 신호로 변환한 후 이로부터 적색용신호(R), 녹색용신호(G), 청색용신호(B)를 추출하여 이를 컬러픽쳐튜브(CPT)에 공급하는 색신호출력부(3)로 구성된 정지화면 디지탈 텔레비젼 수상기회로에 있어서, 현재 새롭게 입력되는 1프레임분의 휘도신호(Y)를 저장하는 프레임메모리(1D)와, 상기 프레임메모리(1D)를 통해 1프레임지연된 휘도신호(Yf)와 현재 입력되는 휘도신호(Y)를 비교하여 서로다를때 고전위를 출력하는 비교회로(4)와, 앤드게이트(AD1) 및 낸드게이트(ND1)로 구성되어 상기 프레임메모리(1D)의 라이트인에이블을 제어하고, 상기 비교회로(4)의 출력신호(CCS), 움직임 궤적표시제어회로(MCS) 정지화면 제어신호(SCS)를 논리조합하여 상기 프레임메모리(1A-1C)의 라이트인에이블(WE)을 제어함으로써 그들로부터 움직임 궤적힌호가 리드(Read)되도록 하는 라이트인에이블 제어부(5)로 구성한 것으로 이와같이 구성된 본 발명의 작용 및 효과를 제 3 도를 참조하여 상세히 설명하면 다음과 같다.2 is a block diagram of a moving trajectory display circuit of a digital television receiver according to the present invention. As shown therein, a frame memory for storing luminance signals Y, color difference signals RY, and BY for one frame, respectively, is shown. 1A-1C, a horizontal synchronizing signal Hsyn, and a vertical synchronizing signal Vsyn are input to generate a clock signal in synchronism with the horizontal synchronizing signal Hsyn, and using the frame memory 1A-1C. The data read from the frame memory 1A-1C is converted into analog data using a control signal generator 2 for generating various control signals, and a sampling clock signal (SCK) input from the control signal generator 2. After converting to a signal, a still image composed of a color signal output unit 3 which extracts a red signal R, a green signal G, and a blue signal B and supplies it to a color picture tube CPT. In digital television receiver circuit, newly input one frame When the frame memory 1D storing the luminance signal Y for one minute and the luminance signal Yf delayed by one frame and the luminance signal Y currently input through the frame memory 1D are compared with each other, And a comparator circuit 4 for outputting a signal, and an AND gate AD1 and a NAND gate ND1 to control write enable of the frame memory 1D, and output signal CCS of the comparator circuit 4. And logically combining the motion trajectory display control circuit MCS and the still image control signal SCS to control the write enable WE of the frame memories 1A-1C so that the motion trajectory hints are read from them. The operation and effects of the present invention configured as the light enable control unit 5 will be described in detail with reference to FIG. 3 as follows.
프레임메모리(1A-1C)의 라이트인에이블단자()에 저전위가 인가되는 상태에서 휘도신호(Y)는 플레임메모리(1A), (1D)에 라이트되고, 색차신호(R-Y), (B-Y)는 프레임메모리(1B), (1C)에 각기 라이트된다.Write enable terminal of the frame memory (1A-1C) The luminance signal Y is written to the flame memories 1A and 1D while the low potential is applied to the?, And the color difference signals RY and BY are written to the frame memories 1B and 1C, respectively. do.
한편, 정지화면 제어신호(SCS)와 움직임 궤적표시제어신호(MCS)는 텔레비젼 수상기에 내장된 프로세서(도면에 미표시)로 부터 라이트 인에이블제어부(5)에 공급되어 지는데, 이들 신호는 시청자의 움직임 궤적표시/정지화면 기능요구에 따라 달라진다.On the other hand, the still picture control signal (SCS) and the motion trajectory display control signal (MCS) are supplied to the light enable control unit 5 from a processor (not shown in the figure) built in the television receiver, and these signals are supplied to the viewer's movement. It depends on the function of trajectory display / stop screen function.
리모콘이나 조작스위치에 의해서 시청자의 움직임 궤적음시 기능요구가 그 프로세서에 입력될때, 그로부터 움직임 궤적표시 제어신호(MCS)와 정지화면 제어신호(SCS)가 고전위로 출력된다.When a viewer's motion trajectory sound request is input to the processor by a remote control or an operation switch, the motion trajectory display control signal MCS and the still picture control signal SCS are output from the high potential.
이에따라 상기 프레임메모리(1D)의 라이트인에이블단자()에 고전위가 인가되므로 그 프레임메모리(1D)에는 새로운 휘도신호(Y)가 라이트되지 못한다. 그러나, 이때 비교회로(4)는 상기 프레임메모리(1D)로부터 인가되는 1프레임 이전의 휘도신호와 현재 입력되는 휘도신호(Y)를 비교하여 다를때마다 고전위가 출력되며, 이는 낸드게이트(ND1)에서 상기 고전위의 움직임 궤적표시제어신호(MCS)와 낸드화되므로 이때마다 그 낸드게이트(ND1)에서 저전위가 출력되는데, 이때 정지화면 제어신호(SCS)는 고전위로 인액티브(Inactive)상태이므로 결국, 상기 비교회로(4)에서 고전위 출력시마다 상기 플레임메모리(1A-1C)에 새로운내용(Y, R-Y, B-Y)이 라이트된다. 즉, 입력되는 휘도신호(Y)가 서로다른 부분에서만 프레임메모리(1A-1C)의 내용이 바뀐다.Accordingly, the write enable terminal of the frame memory 1D ( Is applied to the frame memory 1D, so that a new luminance signal Y cannot be written to the frame memory 1D. However, at this time, the comparison circuit 4 compares the luminance signal of the previous frame applied from the frame memory 1D with the luminance signal Y currently input, and outputs a high potential every time, which is the NAND gate ND1. NAND and the high-potential motion trajectory display control signal (MCS), the low potential is output from the NAND gate (ND1) at each time, the still image control signal (SCS) is in a high potential inactive (Inactive) state As a result, new contents (Y, RY, BY) are written to the flame memories 1A-1C at every high potential output in the comparison circuit 4. That is, the contents of the frame memories 1A-1C only change in portions where the luminance signals Y that are input differ.
제 3 도는 본 발명에 의해 움직임 궤적이 표시되는 것을 예시적으로 보인것으로 상기 움직임 궤적표시제어신호(MCS)가 고전위 상태인 것으로 가정하여 설명하면 다음과 같다.3 is a diagram showing an example of displaying a motion trajectory according to the present invention. The motion trajectory display control signal MCS is assumed to be in a high potential state as follows.
(a)와 같은 영상신호가 순차적으로 입력되면 공은 화면의 좌측에서 우측으로 움직이는 것처럼 보인다.When video signals such as (a) are sequentially input, the ball appears to move from the left to the right of the screen.
움직임 궤적표시제어신호(MCS)가 고전위로 되면, 상기 프레임메모리(1D에는 새로운 내용이 기록되지 않고 (b)에서와 같이 이전 프레임의 내용이 그대로 남아있게 된다.When the motion trajectory display control signal MCS becomes high potential, new contents are not recorded in the frame memory 1D, and the contents of the previous frame remain as shown in (b).
그리고, 비교회로(4)는 상기 (a) 와 (b)의 서로 다른 부분에서만 고전위를 출력하게 되므로 이에의해 화면은 (c)와 같이 표시된다. 결국, 원래의 영상은 (a)와 같이 물체가 화면 좌측에서 우측으로 움직이는 것으로 움직임 궤적표시기능이 적용되면 (c)와 같이 움직이는 물체의 궤적이 표시된다.Since the comparison circuit 4 outputs the high potential only at different portions of the above (a) and (b), the screen is displayed as shown in (c). As a result, the original image is an object moving from the left side to the right side of the screen as shown in (a). When the motion trace display function is applied, the trajectory of the moving object is displayed as shown in (c).
이상에서 상세히 설명한 바와같이 본 발명은 기존의 정지화면 회로에 프레임메모리 및 비교회로를 추가하여 움직임 궤적을 표시할 수 있게 함으로써 시청자에게 보다 다이나믹한 화면을 제공할 수 있는 이점이 있다.As described in detail above, the present invention has an advantage of providing a more dynamic screen to the viewer by adding a frame memory and a comparison circuit to the existing still picture circuit so as to display a motion trajectory.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022460A KR930009183B1 (en) | 1990-12-29 | 1990-12-29 | Motion display circuit of digital tv |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022460A KR930009183B1 (en) | 1990-12-29 | 1990-12-29 | Motion display circuit of digital tv |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920014248A KR920014248A (en) | 1992-07-30 |
KR930009183B1 true KR930009183B1 (en) | 1993-09-23 |
Family
ID=19308965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900022460A KR930009183B1 (en) | 1990-12-29 | 1990-12-29 | Motion display circuit of digital tv |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930009183B1 (en) |
-
1990
- 1990-12-29 KR KR1019900022460A patent/KR930009183B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920014248A (en) | 1992-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4599611A (en) | Interactive computer-based information display system | |
US4364090A (en) | Method for a compatible increase in resolution in television systems | |
JPH0252911B2 (en) | ||
EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
US4249212A (en) | Television picture special effects system using digital memory techniques | |
US7030934B2 (en) | Video system for combining multiple video signals on a single display | |
US5896179A (en) | System for displaying computer generated images on a television set | |
KR100272447B1 (en) | Multi-picture display conteoller | |
KR930009183B1 (en) | Motion display circuit of digital tv | |
JP2910043B2 (en) | Video display device | |
JPS61172484A (en) | Video field decoder | |
KR0163555B1 (en) | Method and apparatus for controlling osd of the image processing system | |
JPH0431892A (en) | Video signal displaying device | |
KR100280848B1 (en) | Video Scanning Conversion Circuit | |
JP2967727B2 (en) | Image display control circuit | |
JPS6426884A (en) | Monitor tv simulator | |
KR910010092B1 (en) | Picture in picture tv receiver | |
JPS62150977A (en) | Circuit for erasing step-out picture | |
JPH04312077A (en) | Digital superimpose device | |
JPS6367083A (en) | Video compressing and displaying circuit | |
JPH0646795B2 (en) | Dual screen tv receiver | |
JPH0738806A (en) | Signal switching device | |
JPH03207177A (en) | Reduced picture display device | |
JPH07118775B2 (en) | Deflection control circuit | |
JPH0595529A (en) | Picture display method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060901 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |