KR930009149B1 - Digital ic logic level generating circuit for element test device - Google Patents

Abstract

The digital IC logic level generating circuit tests the built- in components of the base board by comparing with an expected output after inputting programmable data for the logic level of digital IC. This comprises a test controller (2), a bus interface logic (1) receiving and transmitting control signal, a RAM (6) storing the output data from the bus interface logic (1), a data register (4) connected to the bus interface logic (1) for inverse translation in the test controller, a data register 2 (5) connected to a logcal timing generator (11) for timing counting.

Description

소자 검사장치용 디지탈 IC 로직레벨 발생회로Digital IC Logic Level Generator Circuit for Device Inspection Equipment

제 1 도는 종래의 소자 검사장치용 로직레벨 발생회로.1 is a logic level generating circuit for a conventional device inspection apparatus.

제 2 도는 본 발명에 따른 소자 검사장치용 디지탈 IC 로직레벨 발생회로.2 is a digital IC logic level generation circuit for a device inspection apparatus according to the present invention.

본 발명은 기판상에 실장되어 있는 소자의 검사장치에 관한 것으로 특히 디지탈 IC의 논리레벨을 프로그래머블하게 변환하여 입력시킨 다음 예상되는 출력을 비교하여 기판상의 소자를 검사하는데 적당하도록 한 디지탈 IC 로직레벨 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device inspection apparatus mounted on a substrate, and in particular, generates a digital IC logic level suitable for inspecting a device on a substrate by programmatically converting and inputting the logic level of the digital IC and then comparing the expected output. It is about a circuit.

최근들어 고속의 연산 프로세서가 내장된 제어기를 이용하여 기판에 실장되어 있는 아나로그 및 디지탈 소자들의 양이나 불량을 자동으로 검사할수 있는 검사장치의 출현이 요망되고 있다.Recently, there has been a demand for an inspection apparatus capable of automatically inspecting an amount or a defect of analog and digital elements mounted on a substrate by using a controller having a high-speed computing processor.

종래의 소자 검사장치로는 제 1 도에 도시된 바와 같이 검사제어기(2)의 명령을 받아 버스 인터페이스 로직(1)을 거쳐 D/A변환기(7)에 신호가 입력되고 그 출력을 데이터 레지스터(4)에 입력시켜 아나로그 전압값으로 변환한 다음 샘플/홀더(8)회로를 거쳐 로직레벨을 결정하며, 동시에 검사제어기의 신호를 받아 로직 레벨의 종류를 순차적으로 결정하도록 이루어진다. 여기에서 상기 검사제어기(2)는 버스 인터페이스 로직(1)을 이용해 기기에서 검사할 피측정물의 정보를 프로그램하여, 그에 상응하는 입력 하이/로우 로직전압의 데이터 값을 각각 보내고, 다시 출력 하이/로우레벨의 데이터 값을 보내며, 각각의 고유 레벨을 선택할 수 있도록 스위칭하여 구동기/수신기 보드로 연결되게 한다.In the conventional device inspection apparatus, as shown in FIG. 1, a signal is input to the D / A converter 7 via the bus interface logic 1 under the command of the inspection controller 2, and the output thereof is converted into a data register. 4) After inputting to 4), it converts to analog voltage value and determines the logic level through the sample / holder (8) circuit. Here, the inspection controller 2 programs the information of the object to be inspected in the device by using the bus interface logic 1, sends data values of corresponding input high / low logic voltages, and outputs high / low again. It sends the data value of the level and switches to select the driver's unique level to be connected to the driver / receiver board.

상기 설명한 바와 같이 피측정물에 신호를 구동하고 수신하기 위하여 로직레벨 검사제어기(92)로부터 신호를 받아 D/A변환한 다음 하이입력, 로우입력, 하이출력, 로우출력 레벨을 하나씩 개별적으로 시간 간격을 두고 발생시켜야 하기 때문에 소요시간의 과다는 물론 타이밍상의 에러가 발생하게 되는 결점을 안고 있다.As described above, in order to drive and receive a signal to the object under measurement, the signal is received from the logic level check controller 92 and subjected to D / A conversion, and then the time intervals of the high input, low input, high output, and low output levels are individually separated. Because of the need to generate the error, there is a drawback of excessive timing and an error in timing.

본 발명은 상기 종래기술의 결점을 해소하기 위하여 안출한 것으로 RAM과 로컬타이밍 발생기를 이용하여 16개의 12비트 로직레벨 데이터를 메모리 한다음 빠른 시간내에 구동기/수신기 보드로 보낼 아나로그 로직레벨을 순차적으로 선택함으로써 억세스시간을 최소한으로 단축하는 것을 목적으로 한다.The present invention has been made to solve the above-mentioned drawbacks of the prior art, and it is possible to store 16 12-bit logic level data using a RAM and a local timing generator, and then sequentially send the analog logic levels to be sent to the driver / receiver board. The purpose of this is to shorten the access time to a minimum.

또한 본 발명은 로직레벨을 다시 역판독하여 검사제어기가 레벨에러를 체크하여, 또한 새로운 로직레벨 데이터를 다시 RAM에 적제하도록 하여 검사제어기의 특정속도를 개선시킨 소자 검사장치용 디지탈 IC 로직레벨 발생회로를 제공함을 그 목적으로 한다.In addition, the present invention provides a digital IC logic level generation circuit for a device inspection apparatus which re-reads the logic level again so that the inspection controller checks the level error and loads new logic level data into the RAM again to improve the specific speed of the inspection controller. To provide for that purpose.

상기 목적을 달성하기 위하여 검사제어기(2) ; 상기 검사제어기(2)에 접속되어 제어신호를 주고 받는 버스 인터페이스 로직(1) ; 상기 버스 인터페이스 로직(1)으로부터 출력된 데이터가 적재되는 RAM(6) ; 상기 RAM에서 출력되는 데이터를 상기 검사제어기로 역 판독하기 위해 상기 버스 인터페이스 로직(1)에 접속된 데이터 레지스터1(4) ; 상기 RAM의 데이터가 입력되는 데이터 레지스터2(5) ; 상기 RAM의 데이터가 Inp 신호선에 의해 접속되고 또한 상기 RAM과 접속되는 2 : 1 어드레스 멀티플렉서(3) ; 상기 2 : 1 어드레스 멀트플렉서(3)와 상기 데이터 레지스터2(5)에 접속되어 타이밍을 카운트하는 로컬타이밍 발생기(11) ; 상기 데이터 레지스터2(5)로 입력된 상기 RAM의 로직레벨 데이터가 상기 로컬타이밍 발생기(11)에 의해 타이밍 카운트되어 입력되는 D/A변환기(7) ; 상기 로컬타이밍 발생기(11)에 의해 상기 데이터 레지스터2(5)에서 선택된 로직레벨과 상기 D/A변환기의 출력이 입력되는 샘플/홀더회로(8) ; 그리고 상기 샘플/홀더회로(8)의 출력이 입력되는 구동기/수신기 보드(13)로 이루어진다.Inspection controller 2 to achieve the above object; A bus interface logic (1) connected to the inspection controller (2) for sending and receiving control signals; A RAM 6 on which data output from the bus interface logic 1 is loaded; A data register 1 (4) connected to the bus interface logic (1) for reading back data output from the RAM to the check controller; A data register 2 (5) to which data of the RAM is input; A 2: 1 address multiplexer (3) to which data of the RAM is connected by an Inp signal line and is connected to the RAM; A local timing generator (11) connected to said 2: 1 address multiplexer (3) and said data register (2) to count timing; A D / A converter (7) in which logic level data of the RAM input to the data register (2) is counted and input by the local timing generator (11); A sample / holder circuit (8) to which the logic level selected in the data register (2) and the output of the D / A converter are input by the local timing generator (11); And a driver / receiver board 13 to which the output of the sample / holder circuit 8 is input.

상기 기술한 구성을 갖는 본 발명에 따른 소자 검사장치용 디지탈 IC 로직레벨 발생기의 동작과정을 첨부된 제 2 도를 참조하여 설명한다.The operation of the digital IC logic level generator for device inspection apparatus according to the present invention having the above-described configuration will be described with reference to FIG.

제 2 도에 도시한 바와 같이 버스 인터페이스 로직(1)은 검사제어기(2)의 제어에 의하여 데이터 레지스터1(4)에 필요한 신호를 적재하고 RAM 내에 전압데이터를 적재한다. 이때 Inp 신호를 발생시킴으로써 모든 동작이 초기화되고 이와 동시에 2 : 1 어드레스 멀티플렉서(3)의 "B"를 선택하여 RAM(6)내에 적재될 로직레벨 전압 데이터의 메모리 위치로 사용한다. 회로가 초기화되거나 새로운 기준 데이터가 RAM(6)내에 적재되지 않는한 기존의 RAM 데이터는 로컬타이밍 발생기(11)의 제어에 의해 16개의 아나로그 전압을 출력시킬 수가 있다. RAM(6)내로의 데이터 적재가 끝나면 검사제어기(2)에서 버스 인터페이스 로직(1)을 통해 신호를 받아 2 : 1 어드레스 멀티플렉서(3)의 "A"를 선택하고, 로컬타이밍 발생기(11)에 의해 타이밍을 카운트하여 데이터 레지스터2(5)에 선택된 로직레벨의 종류를 결정하고, D/A변환기(7)를 통해 아나로그 값으로 변환된 다음, 샘플/홀더회로(8)에 입력된다. 이와 동시에 RAM내에 저장되어 있는 로직레벨 전압 데이터도 타이밍 카운트되어 D/A변환기(7)에 의해 아나로그 값으로 변환된 다음 샘플/홀더회로(8)를 거쳐 구동기/수신기 보드로 입력된다.As shown in FIG. 2, the bus interface logic 1 loads signals necessary for the data register 1 4 under the control of the inspection controller 2 and loads voltage data into the RAM. At this time, all operations are initialized by generating the Inp signal, and at the same time, "B" of the 2: 1 address multiplexer 3 is selected and used as a memory location of logic level voltage data to be loaded into the RAM 6. The existing RAM data can output 16 analog voltages under the control of the local timing generator 11 as long as the circuit is initialized or new reference data is not loaded into the RAM 6. After the data is loaded into the RAM 6, the test controller 2 receives a signal through the bus interface logic 1 to select “A” of the 2: 1 address multiplexer 3, and the local timing generator 11. The timing is counted to determine the type of logic level selected in the data register 2 (5), converted into an analog value via the D / A converter 7, and then input to the sample / holder circuit 8. At the same time, the logic level voltage data stored in the RAM is also timing counted and converted into analog values by the D / A converter 7 and then input to the driver / receiver board via the sample / holder circuit 8.

상기한 바와 같이 본 발명은 디지탈 IC의 로직레벨을 프로그래머블하게 변환하여 하이레벨과 로우레벨로 제어기의 신호를 받아 고속으로 폭넓게 입력시키고 예상되는 출력을 비교하여 소자의 동작여부를 판정한다.As described above, the present invention programmatically converts a logic level of a digital IC, receives a signal from a controller at a high level and a low level, inputs a wide range at high speed, and compares an expected output to determine whether the device operates.

본 발명에 따른 소자 검사장치용 디지탈 IC 로직레벨 발생회로는 RAM(6)과 로컬타이밍 발생기(11)를 이용하여 16개의 12비트 로직레벨 데이터를 메모리 한 다음 빠른 시간내에 구동기/수신 보드로 보낼 아나로그 로직레벨을 순차적으로 선택하게 함으로써 억세스시간을 최소한으로 단축시킬 수 있고, 로직레벨을 다시 역판독하여 검사제어기(2)가 레벨에러를 체크함으로서 타이밍의 에러발생을 사전에 차단할 수 있다. 또한, 새로운 로직레벨 데이터를 다시 RAM(6)에 적재하도록 하여 검사제어기(2)의 측정속도를 보다 빠르게 개선시켰다.The digital IC logic level generating circuit for the device inspection apparatus according to the present invention uses the RAM 6 and the local timing generator 11 to store 16 12-bit logic level data and then sends it to the driver / receiving board in a short time. By sequentially selecting the log logic levels, the access time can be shortened to a minimum, and the logic controller can be read back to prevent the timing error from occurring due to the check controller 2 checking the level errors. In addition, the new logic level data is loaded back into the RAM 6 to improve the measurement speed of the inspection controller 2 more quickly.

Claims (1)

검사제어기(2) ; 상기 검사제어기(2)에 접속되어 제어신호를 주고 받는 버스 인터페이스 로직(1) ; 상기 버스 인터페이스 로직(1)으로부터 출력된 데이터가 적재되는 RAM(6) ; 상기 RAM에서 출력되는 데이터를 상기 검사제어기로 역판독하기 위해 상기 버스 인터페이스 로직(1)에 접속된 데이터 레지스터1(4) ; 상기 RAM의 데이터가 입력되는 데이터 레지스터2(5) ; 상기 RAM의 데이터가 Inp 신호선에 의해 접속되고 또한 상기 RAM과 접속되는 2 : 1 어드레스 멀트플렉서(3) ; 상기 2 : 1 어드레스 멀티플렉서(3)와 상기 데이터 레지스터2(5)에 접속되어 타이밍을 카운트하는 로컬타이밍 발생기(11) ; 상기 데이터 레지스터2(5)로 입력된 상기 RAM의 로직레벨 데이터가 상기 로컬타이밍 발생기(11)에 의해 타이밍 카운트되어 입력되는 D/A변환기(7) ; 상기 로컬타이밍 발생기(11)에 의해 상기 데이터 레지스터2(5)에서 선택된 로직레벨과 상기 D/A변환기의 출력이 입력되는 샘플/홀더회로(8) ; 그리고 상기 샘플/홀더회로(8)의 출력이 입력되는 구동기/수신기 보드(13)로 이루어진 소자검사장치용 디지탈 IC 로직레벨 발생회로.Inspection controller 2; A bus interface logic (1) connected to the inspection controller (2) for sending and receiving control signals; A RAM 6 on which data output from the bus interface logic 1 is loaded; A data register 1 (4) connected to the bus interface logic (1) for reverse reading the data output from the RAM to the check controller; A data register 2 (5) to which data of the RAM is input; A 2: 1 address multiplexer (3) to which data of the RAM is connected by an Inp signal line and is connected to the RAM; A local timing generator (11) connected to said 2: 1 address multiplexer (3) and said data register (2) to count timing; A D / A converter (7) in which logic level data of the RAM input to the data register (2) is counted and input by the local timing generator (11); A sample / holder circuit (8) to which the logic level selected in the data register (2) and the output of the D / A converter are input by the local timing generator (11); And a driver / receiver board (13) to which the output of the sample / holder circuit (8) is input.