KR930008994A - 웨이퍼 결합 기술 - Google Patents

웨이퍼 결합 기술 Download PDF

Info

Publication number
KR930008994A
KR930008994A KR1019910019026A KR910019026A KR930008994A KR 930008994 A KR930008994 A KR 930008994A KR 1019910019026 A KR1019910019026 A KR 1019910019026A KR 910019026 A KR910019026 A KR 910019026A KR 930008994 A KR930008994 A KR 930008994A
Authority
KR
South Korea
Prior art keywords
layer
dielectric
conformal
forming
isolated
Prior art date
Application number
KR1019910019026A
Other languages
English (en)
Inventor
그라함 이스터 윌리암
핸드리 샤나만 3세 리챠드
Original Assignee
웬디 더블유. 코바
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웬디 더블유. 코바, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 웬디 더블유. 코바
Publication of KR930008994A publication Critical patent/KR930008994A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

유전체로 격리된 웨이퍼를 형성하는 공정이 서술되어 있다. 특히, 종래 공정은 두꺼운 폴리실리콘층 성장시키는 단계를 비교적 얇은 공형 피복층을 성장시키는 단계로 대체되도록 변경되고 단결정 웨이퍼를 결합시킨다. 결합된 웨이퍼는 최종 디바이스 구조의 기판이 된다. 결합 공정은 종래의 폴리실리콘 성장 공정보다 더욱 효율적이고 경제적이다.
추가하여, 웨이퍼 결합 공정의 터브 구조는 종래의 두꺼운 폴리실리콘 DI 구조의 터브 영역보다 짧은 시간 주기 동안 다소 낮은 온도(결합하기 위하여)에서 노출된다. 그러므로, 터브 영역은 종래 폴리실리콘 성장 기술로 형성된 터브와 비교할 때 품질이 우수하다. 결합 단계가 어떤 터브 제조 공정에 이어서 발생하기 때문에, 웨이퍼 결합공정은 실제로 어떤 터브 구조도 활용할 수 있다.

Description

웨이퍼 결합 기술
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 5도는 본 발명의 전형적인 웨이퍼 결합한 유전체 격리 제조 공정을 도시한도.

Claims (22)

  1. 비교적 두꺼운 폴리실리콘을 성장시키는 단계를 다음과 같은 단계로 대체시켜 유전체로 격리된 웨이퍼를 형성하는 방법에 있어서, a) 비교적 얇은 공형 물질층(예를들어, 20)을 형성시키며; b) a) 단계의 비교적 얇은 공형층을 평활화시키며; 및 c) b) 단계의 평활층에 실리콘 기판(예를들어, 30)을 결합시키는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  2. 제1항에 있어서, b) 단계가 수행시, 밑에 놓여있는 유전체층이 노출될때까지 얇은 공형층을 평활화(예를들어, 제 5도)시키는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  3. 제1항에 있어서, b) 단계가 수행시, 밑에 놓여있는 유전체층이 노출되지 않도록 얇은 공형층을 형성시키는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  4. 제1항에 있어서, c) 단계가 수행시, c1) 실리콘 기판을 얇게 평활화된 공형층에 부착시키는데 충분한 힘으로 부착시키며; 및 c2) 영구 결합을 형성시키는데 충분한 시간동안 및 온도에서 부착된 구조를 가열하는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  5. 제4항에 있어서, c 단계가 수행시, 대략 1000℃의 온도로 적어도 2시간 동안 상기 구조를 가열하는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  6. 제1항에 있어서, a) 단계가 수행시, 비교적 얇은 폴리실리콘층을 형성시키는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  7. 제6항에 있어서, 관련된 터브 영역의 두께보다 적어도 두배의 두께로 폴리실리콘층을 성장시키는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  8. 제1항에 있어서, a) 단계가 수행시, 비교적 얇은 실리콘 질화물층을 형성시키는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  9. 유전체로 격리된 구조를 형성하는 방법에 있어서, a) 제1실리콘 기판(예를들어, 10)을 제공하며; b) 소정의 터브 영역(예를들어, 14, 16)의 위치를 표시하기 위하여 상기 제1기판을 에칭하며; c) b)단계로 형성된 에칭된 표면상에 유전체층(예를들어, 18)을 형성시키어 최종 유전체로 격리된 구조에 전기 격리를 제공하는데 충분한 유전체층을 형성하며; d) c)단계의 유전체상에 비교적 얇은 공형층(예를들어, 20)을 형성하며; e) 제2실리콘 기판(예를들어, 30)은 d) 단계의 평활화된 공형층에 결합하며; 및 f) 터브 영역을 노출시키는데 충분한 제1실리콘 기판의 일부분을 제거하는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  10. 제9항에 있어서, d) 단계가 수행시, 공형층이 평활화(예를들어 제4도)되는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  11. 제10항에 있어서, 밑에 놓여있는 유전체층이 노출될때까지 공형층이 평활(예를들어, 제5도)화되는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  12. 제9항에 있어서, e) 단계가 수행시, e1) 부착시키는데 충분한 힘으로 제2실리콘 기판을 얇은 공형층에 부착시키며; 및 e2)그들간에 영구 결합을 형성시키는데 충분한 시간동안 및 온도에서 상기 부착된 구조를 가열하는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  13. 제12항에 있어서, e 단계가 수행시, 대략 1000℃의 온도로 적어도 2시간 동안 상기 구조를 가열하는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  14. 제9항에 있어서, d) 단계가 수행시, 비교적 얇은 폴리실리콘층이 형성되는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  15. 제9항에 있어서, d) 단계가 수행시, 비교적 얇은 실리콘 질화물층이 형성되는 단계를 포함하여 유전체로 격리된 웨이퍼를 형성하는 방법.
  16. 유전체로 격리된 웨이퍼 구조(예를들어, 42, 44, 46); 복수의 터브 영역의 측벽 및 하부 주표면을 커버하기 위하여 배치되는 전기 절연 물질층(예를들어, 18); 필수적으로 평할한 제1주 표면을 형성시키기 위하여 전기 절연층상에 배치되는 공형 물질(예를들어, 20); 공형 물질의 제1주 표면에 결합된 실리콘 기판(예를들어, 30)을 구비하는 유전체로 격리된 웨이퍼 구조.
  17. 제16항에 있어서, 공형 물질이 폴리실리콘을 구비하는 유전체로 격리된 웨이퍼 구조.
  18. 제16항에 있어서, 공형 물질이 전기 절연 물질층을 완벽하게 커버하는 층을 형성하기 위하여 배치되는 유전체로 격리된 웨이퍼 구조.
  19. 제18항에 있어서, 공형층이 복수의 터브 영역중 전형적인 하나의 터브 영역 깊이보다 적어도 두배인 두께를 갖는 유전체로 격리된 웨이퍼 구조.
  20. 제16항에 있어서, 공형 물질이 남아있는 유전체층 부분이 노출되도록 배치되는 유전체로 격리된 웨이퍼 구조.
  21. 제16항에 있어서, 공형 물질이 실리콘 질화물을 구비하는 유전체로 격리된 웨이퍼 구조.
  22. 제16항에 있어서, 전기 절연 물질이 실리콘 이산화물을 구비하는 유전체로 격리된 웨이퍼 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019026A 1990-11-05 1991-10-29 웨이퍼 결합 기술 KR930008994A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US608,955 1990-11-05
US07/608,955 USH1137H (en) 1990-11-05 1990-11-05 Wafer bonding technique for dielectric isolation processing

Publications (1)

Publication Number Publication Date
KR930008994A true KR930008994A (ko) 1993-05-22

Family

ID=24438789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019026A KR930008994A (ko) 1990-11-05 1991-10-29 웨이퍼 결합 기술

Country Status (2)

Country Link
US (1) USH1137H (ko)
KR (1) KR930008994A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548878B1 (en) 1998-02-05 2003-04-15 Integration Associates, Inc. Method for producing a thin distributed photodiode structure
US6458619B1 (en) 1998-02-05 2002-10-01 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode with improved capacitance
US6027956A (en) * 1998-02-05 2000-02-22 Integration Associates, Inc. Process for producing planar dielectrically isolated high speed pin photodiode
US6303967B1 (en) 1998-02-05 2001-10-16 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode
US6753586B1 (en) 1998-03-09 2004-06-22 Integration Associates Inc. Distributed photodiode structure having majority dopant gradient and method for making same
US6690078B1 (en) 1999-08-05 2004-02-10 Integration Associates, Inc. Shielded planar dielectrically isolated high speed pin photodiode and method for producing same
US6508363B1 (en) 2000-03-31 2003-01-21 Lucent Technologies Slurry container
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Also Published As

Publication number Publication date
USH1137H (en) 1993-02-02

Similar Documents

Publication Publication Date Title
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
CA2075020A1 (en) Method for preparing semiconductor member
KR900003968A (ko) 반도체 소자 제조 방법
US5185286A (en) Process for producing laminated semiconductor substrate
US5770487A (en) Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization
KR930008994A (ko) 웨이퍼 결합 기술
US4704186A (en) Recessed oxide method for making a silicon-on-insulator substrate
KR920008983A (ko) 반도체 압력센서 및 그 제조방법
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
KR970024000A (ko) 절연체상 실리콘 기술을 위해 분리산화막을 만드는 방법(Method of forming an isolation oxide for silicon-on-insulator technology)
JPS5864045A (ja) 半導体装置の製造方法
KR930018690A (ko) 반도체장치의 제조방법
JPS61144036A (ja) 半導体装置およびその製造方法
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
JPH05267438A (ja) 接着型誘電体分離半導体基板
JPS6362252A (ja) 誘電体絶縁分離基板の製造方法
KR960026425A (ko) 쌍극자 트랜지스터의 제조방법
KR930003318A (ko) 반도체장치의 소자분리방법
KR950021372A (ko) 반도체 소자의 소자분리막 형성방법
KR970052020A (ko) 에스 오 아이 기판 제조방법
JPH03142855A (ja) 誘電体分離基板の製造方法
KR960019652A (ko) 반도체 소자 분리 방법
Malhi et al. Characteristics of full etchstop layer transfer/silicon-on-insulator (FELT/SOI) material
JPH11121611A (ja) 誘電体分離基板の製造方法
KR970053489A (ko) 반도체 소자 분리방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid