KR930008266B1 - 직렬인터페이스 제어 시스템 및 그 제어방법 - Google Patents
직렬인터페이스 제어 시스템 및 그 제어방법 Download PDFInfo
- Publication number
- KR930008266B1 KR930008266B1 KR1019900014108A KR900014108A KR930008266B1 KR 930008266 B1 KR930008266 B1 KR 930008266B1 KR 1019900014108 A KR1019900014108 A KR 1019900014108A KR 900014108 A KR900014108 A KR 900014108A KR 930008266 B1 KR930008266 B1 KR 930008266B1
- Authority
- KR
- South Korea
- Prior art keywords
- slot
- interrupt
- serial
- optional
- personal computer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Bus Control (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 직렬 인터페이스 제어 시스템에 이용되는 퍼스널 컴퓨터의 개략적 블록도.
제 2 도는 본 발명의 직렬 인터페이스 제어 시스템의 개략적 블록도.
제 3 도에서 나타낸 퍼스널 컴퓨터의 동작 순서를 나타내는 흐름도.
제 4 도는 삽입된 2개의 모뎀을 자동적으로 식별하는 하드웨어의 회로 블록도.
제 5 도는 직렬 포트, 인터럽트 레벨의 각 슬로트들, 및 입력/출력 포트 베이스 어드레스를 사이의 대응예를 나타내는 도표.
제 6 도는 제 5 도에서 나타낸 인터럽트 레벨들 및 인터럽트 어드레스들을 세팅하기 위한 셋엎-메뉴 스크린의 한 예를 예시한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : CPU 12,13 : 내부 데이타 버스
14 : 수치 데이타 프로세서 15 : 시스템 버스
16 : 버스 구동기 18 : 메모리 제어기
19 : 주 메모리 23 : 초집적 IC
24 : 주파수 발진기 28 : 키보오드 주사 제어기
30 : 확장 메모리 카드 51 : 우선순위 슬로트
52 : 빌트-인 모뎀 슬로트 53 : 공업 표준 슬로트
58 : 인터럽트요구 선택기
본 발명은 복수개의 직렬 포트 및 슬로트들을 내장하는 퍼스널 컴퓨터에서 사용하기 적합한 직렬 인터페이스 제어 시스템 및 그 제어 방법에 관한 것이다.
최근, 반도체 제조 기술의 발전을 반영하면, 마이크로프로세서 메모리 LSI 및 LSI를 제어하는 주변 장치와 같은 여러 반도체 전자장치들은 값싼 비용에서 쉽게 이용할 수 있다. 그 결과, 이들 정교한 전자 장치들을 서로 적당히 결합함으로써, 고성능 퍼스널 컴퓨터 시스템을 쉽게 구성할 수 있게 되었다. 더욱 소프트웨어분야 예로, 소프트웨어 특성을 도입한 표준 오퍼레이팅 시스템(OS)을 받아들이면 효과적으로 이용될 수 있다.
상기와 같은 종래의 퍼스널 컴퓨터의 통상 구조는 상기의 하드 및 소프트웨어를 내장하는데, 여기서 이 통상의 퍼스널 컴퓨터를 편의상 "공업 표준 퍼스널 컴퓨터"라 칭한다.
종래, 상기와 같은 공업 표준 퍼스널 컴퓨터는 대부분의 경우에 있어서 직렬 포트로 제공된다. 직렬 포트의 설비가 오늘날 표준화 되었다 하더라도, 정상적으로는 하나의 포트만 이용할 수 있다. 또한 슬로트는 선택 사양(optional)보오드를 삽입하기 위해 제공된다. 이 슬로트내에 메모리 보오드 또는 모뎀 보오드와 같은 선택 사양 보오드르 삽입할 때, 인터럽트의 우선 순위는 DIP스위치, 또는 이와 유사한 하드웨어에 의해 결정된다. 더구나 종래에는, DIP스위치를 동작시킴으로 직렬 포토 어드레스들을 세트한다. 따라서, 어드레스 세팅 프로세스는 아직은 복잡하며, 퍼스널 컴퓨터 하부의 소정 위치로 선택 사양 보오드를 세팅하기 위한 처리는 사용자에게 있어서는 귀찮은 작업이다.
더욱이, 여러해동안 퍼스널 컴퓨터용 많은 주변 장치가 개발되어 왔다. 그 결과, 사용자는 자기마음대로 이들 주변 장치들을 사용하려고 한다. 그럼에도 불구하고, 사용자가 퍼스널 컴퓨터에 마우스 및 모뎀을 확장 메모리 카드나 국부 지역 회로망(LAN)에 접속하여 사용한다 하더라도, 선택 사양 보오드를 삽입하기 위한 이용 가능 직렬 포트 및 슬로트의 수는 극히 제한된다. 이러한 이유로, 사용자는 이들을 사용할 수 없다. 이 퍼스널 컴퓨터를 단독으로 이용하기 위해 일정 모뎀 장치로 제공되는 공업 표준퍼스널 컴퓨터를 사용하는 응용 프로그램을 실행하는 동안에, 사용자는 그것들에 의해 임의적으로 선택된 모뎀 보오드를 사용하려고 한다. 극단적인 경우에 있어서, 사용자들은 내부적으로 부하기 걸린 모뎀의 존재를 감지하기 않고 모뎀 보오드를 선택 사양 보오드 슬로트로 삽입시키려고 할 수도 있다. 이 경우에, 한 쌍의 모뎀 보오드들이 서로 경쟁하게 된다. 이것을 막기 위해, 동일한 컴퓨터내의 2개의 모뎀의 존재를 식별하기 이들중의 하나를 인에이블 시킬 수 있는 것이 요구된다.
본 발명의 목적은 복수개의 직렬 포트들 및 슬로트들을 내장하는 직렬 인터페이스 제어 시스템을 제공하고 이들 직렬 포트들 및 슬로트용 어드레스 및 인터럽트 레벨의 우선순위를 셋엎하기 위해 키보오드 또는 마우스를 허용하는 것이다.
본 발명의 또다른 목적은 종래의 공업 표준 퍼스널 컴퓨터에의해 명시된 단독으로 사용할 수 있는 빌트-인 모뎀용 슬로트, 단독으로 사용할 수 있는 선택 사양 보오드용 슬로트 및 표준슬로트로 제공된 직렬 인터페이스 제어 시스템을 제공하기 위한 것으로, 본 발명의 직렬 인터페이스 제어 시스템은 2종류의 모뎀을 내부적으로 로드할 수 있고, 2종류의 모뎀의 존재 및 부재를 자동적으로 식별하며, 이들 모뎀의 어드레스 및 인터럽트 레벨들을 다양하게 세트할 수 있다.
본 발명의 제 1 특징에 따라, 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제어 시스템은 입출력 장치와 접속하기 위한 직렬 포트와 ; 선택 사양 보오드와 접속하기 위한 슬로트와 ; 소프트웨어, 상기 직렬 포트 및 상기 선택 사양 보오드의 인터럽트 레벨들 및 입/출력 베이스 어드레스에 의해 세팅하기 위한 수단을 구비하고 있다.
본 발명의 제 2 특징에 따라, 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제어 시스템은 적어도 하나의 직렬 포트와 ; 선택 사양 보오드를 삽입하기 위한 적어도 2개의 슬로트와 ; 선택사양 보오드가 2개의 슬로트내에 삽입되었는지의 여부를 검출하기 위한 수단과 ; 퍼스널 컴퓨터용 셋엎 프로세싱, 직렬 포트 및 선택사양 보오드의 인터럽트 레벨 및 입/출력 어드레스에서 세팅하기 위한 수단을 구비하고 있다.
본 발명의 제 3 특징에 따라, 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제어 시스템은 제 1 모뎀을 삽입할 수 있는 제 1 슬로트와 ; 제 2 모뎀을 삽입할 수 있는 제2슬프트와 ; 상기 제 1 및 제 2 모뎀들이 각각 상기 제 1 및 제 2 슬로트들내에 삽입되었는지를 검출하기 위한 수단과 ; 상기 제 1 및 제 2 슬로트들내에 삽입된 제 1 및 제 2 모뎀들의 검출 결과를 응답해 상기 제 1 및 제 2 슬로트들중의 하나를 디스에이블링 하기 위한 수단으로 구비하고 있다.
본 발명의 제 4 특징에 따라, 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제어 시스템은 적어도 하나의 직렬 포트와 ; 선택 사양 보오드를 삽입하기 위한 적어도 하나의 슬로트와 ; 상기 직렬 포트 및 선택 사양 보오드의 셋엎 프로세싱 인터럽트 레벨들 및 입/출력 어드레스들로 세팅하기 위한 수단과 ; 상기 셋엎 입/출력 어드레스들을 디코딩하고 대응하는 직렬 포트 및 선택사양 보오드를 인에이블링 하기 위한 수단과 ; 상기 디코딩 수단으로부터 디코드된 데이타에 따라 직렬 포트 및 선택 사양 보오드에서 인터럽트 요구레벨 신호들을 수신하고, 디코드되 데이타에 따라 대응하는 직렬 포트 또는 선택 사양 보오드의 인터럽트 요구레벨 신호를 선택하기 위한 수단을 구비하고 있다.
본 발명의 제 5 특징에 따라. 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제어 방법은 입/출력 장치들을 접속하기 위한 직렬 포트 및 그것에 선택 사양 보오드를 접속하기 위한 슬로트로 제공되는데, 상기 방법은 상기 직렬 포트 및 선택 사양 보오드의 소프트웨어, 인터럽트 레벨 및 입/출력 베이스 어드레스들로 세팅하는 단계와 ; 세트 인터럽트 레벨 및 입/출력 베이스에드레스들에 따라 직렬 포트 및 선택 사양 보오드의 인터럽트를 제어하는 단계를 포함하고 있다.
본 발명의 제 6 특징에 따라, 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제어 방법은 제 1 모뎀을 삽입하기 위한 제 1 슬로트와 제 2 모뎀을 삽입하기 위한 제 2 슬로트로 제공되는데, 상기 방법은 상기 제 1 및 제 2 모뎀들이 각각 제 1 및 제 2 슬로트내에 삽입되었는지를 검출하는 단계와 ; 제 1 및 제 2 슬로트내에 삽입된 제 1 및 제 2 모뎀들의 검출에 응답해 상기 제 1 및 제 2 모뎀들중의 하나를 디스에이블링 하는 단계를 포함하고 있다.
본 발명의 직렬 인테페이스 제어 시스템에 따라, 공업 표준슬로트, 모뎀 빌트-인 슬로트, 선택 사양 보오드 슬로트, 및 2개의 직렬 포트들이 각기 그것내에 제공된다. 이들에 대한 어드레스들 및 인터럽트 레벨들의 엔트리는 키보오드를 동작시킴으로 실행된다. 본 발명의 직렬 인터페이스 제어 시스템은 시스템내에 동시에 로드되는 2종류의 모뎀들을 자동적으로 식별하여, 선택사양 보오드 슬로트내에 로드된 모뎀만 인에이블 시키는 제어 동작을 실행한다. 더더욱, 공업 표준 선택 사양 보오드가 표준선택 사양 보오드 슬로트내에 삽입될 때, 본 발명의 직렬 인터페이스 제어 시스템은 인터럽트 레벨을 제어하므로 상기 표준선택 사양 보오드의 인터럽트 레벨이 효과적으로 될 수 있다.
이하, 본 발명은 첨부된 도면을 참조로 해 더욱 상세히 설명되어진다.
제 1 도를 참조하면, 중앙 처리 장치(CPU)(11)는 전체 시스템을 제어하는 32-비트 CPU-칩을 구비하고 있다. CPU(11)는 내부 데이타 버스들(12 및 13)에 접속된다. 내부버스는 내부 데이타 버스(12) 및 24-비트폭의 내부 어드레스 버스를 구비하고 있다. 수치 데이타 프로세서(14)는 선택 사양 접속기를 거쳐 내부 데이타 버스(12)에 접속된다. 시스템 버스(15)는 16비트 폭의 데이타버스(15D), 20-비트 폭의 하위 어드레스 버스(15L) 및 7-비트폭의 상위 어드레스 버스(15U)를 구비하고 있다. 버스 구동기(BUS-DRV)(16)는 내부 데이타 버스들(12 및 13)을 시스템 버스(15)에 접속하는 인테페이스와 같은 기능을 수행한다. 버스제어기(BUS-CNT)(17)는 시스템 버스(15)를 제어한다. 메모리 제어기 (MEM-CNT)(18)는 어드레스 버스들(13,15U 및 15L)사이의 어드레스 전송을 제어하고, 주 메모리(19)에 대한 판독/ 기록동작을 제어한다.
BIOS-ROM(20)은 기본 입출력 시스템 프로그램(BIOS)을 기억한다. 상기 BIOS 는 제 4 도에서 나타낸 초기화 루틴을 포함한다. 입/출력 디코더(I/O-DEC)는 시스템 버스(15)상의 입/출력 어드레스들의 디코드한 후 디코드된 입/출력 어드레스들을 대응하는 I/O소자(칩)로 전송된다. 입/출력 제어기(I/O-CONT)(22)는 입력 및 출력 데이타를 제어한다. 초집적 IC(SC)(23)는 플로피-디스크인터페이스, 하드-디스크 인터페이스, DMA제어기, 인터럽트 제어기 및 그와 유사한 것들을 포함하는 여러 입/출력 제어기들을 내장하고 있다. 주파수 발진기(VFO)(24)는 플로피-디스크드라이버(FDD)용 클럭 펄스들을 발생시킨다. 플로피-디스크인터페이스(FDD-I/F)(25) 및 하드-디스크 인터페이스(HDD-I/F)(26)는 초집적 IC(23)로 플로피 디스크들 및 하드 디스크들을 각각 인터페이스 한다. 키보오드 제어기(KBC)(27)시스템 버스(15)에 접속되는데 반해, 키보오드 주사 제어기(SCC)(28)는 키보오드 제어기(27)에 접속된다. 백업 RAM(B-RAM)(29)은 실행 리쥼 기능용으로 사용된다. 확장 메모리 카드(EXTM)(30)은 확장 메모리 카드 접속기 C1을 통해 C3에 선택 사양으로 접속된다. 클럭 모튤(RTC : 실시간 클럭)(31)은 독립 동작 셀 및 이 셀에 의해 백업되는 메모리(CMOS-RAM)를 내장하고 있다. 입/출력 포트(PRT/FDD-IF)(32)는 외부 플로피디스크 드라이버(FDD) 및 프린터(PRT)와 같은 입/출력 장치에 접속된다. 인터페이스 장치(RS-232C)는 2개의 직렬 포트들(55 및 56)을 거쳐 직렬 I/O 인터페이스(SIO)(33)에 접속된다.
더우기, 공업 표준 슬로트(53), 빌트 인 모뎀 슬로트(52) 및 우선순위 슬로트(51)가 제공된다. 이 실시예에 있어서, 인터럽트 레벨의 우선순위들은 공업 표준 슬로트(53). 우선순위 슬로트(51) 및 빌트-인 모뎀 슬로트(52)순으로 이들 슬로트에 제공된다.
디스플레이 제어기(DIP-CNT)(35)는 직렬 인터페이스 시스템내의 디스플레이 서브 시스템처럼 제공된다. 특히 디스플레이 제어기(35)는 플라즈마 디스플레이 및 CRT 디스플레이를 구동한다. 디스플레이 제어기 (35)와 같은 여러 확장 모듈들은 확장 접속기(36)에 접속될 수 있는 디스플레이 서브 시스템처럼 제공된다. 제어 시스템내에 설치된 플로피-디스크 드라이버(41)는 플로피드스크 인터페이스(25)에 접속된다. 하드-디스크 드라이버(HDD)(42)는 하드 디스크 드라이브 인터페이스(26)에 접속된다. 키보오드 유니트(KB)(43)는 키보오드 주사 제어기(28)에 접속된다.
또한, 수치 키 패드(44)도 주사 제어기(28)에 접속된다. 후방조명 LCD(45), PDP(46) 및 CRT(47)는 디스플레이 제어기(35)에 접속된다. 평판 파넬 디스플에이 접속기(C10)는 디스플레이 제어기(35)에 접속된다. LCD(45)의 접속기(C11)나 PDP(45)의 접속기(C12)는 평탄 파넬 디스플에이 접속기(C10)에 접속된다. 디스플에이 접속기(C10)는 평판 파낼 디스플레이의 접속된 생태를 식별하기 위한 신호를 발생시키는 2개의 특수 핀으로 제공된다. 2개의 특수핀에 의해 발생된 평판 파넬 표시기의 접속을 나타내는 신호들을 디스플레이 제어기(35)에서 제공된 I/O레지스터를 거쳐 CPU(11)에 의해 판독된다.
제 2 도는 본 발명의 직렬 인터페이스 제어 시스템의 주요 부분을 예시하고 있다. 제 2 도를 참조하면, CPU(11)는 어드레스 버스를 거쳐 인터럽트 요구 디코더(57)에 접속된다. CPU(11) 셋엎 프로그램에 의해 세트되는 인터럽트 레벨을 나타내는 데이타를 인터럽트 요구 디코더(57)로 전송된다. 디코더(57)는 인터럽트 레벨을 나타내는 데이타를 디코드한 후 인터럽트 레벨들중의 하나를 나타내는 출력 SEL-IRQ 신호는 이들 직렬 포트들(55)중의 하나와 모뎀(우선순위 슬로트내에 삽입된 빌트-인 모뎀(52) 또는 선택 사양 모뎀)에서 세트되어진다. 예로, 3가지 종류의 SEL-IRQ 신호들은 AIRQ3(직렬 포트 A에 대한 인터럽트 레벨 IRQ3), BIRQ3(직렬 포트 3에 대한 인터럽트 레벨 IRQ3) 및 MIRQ3(모뎀에 대한 인터럽트 레벨 IRQ3)를 포함하고 있다. 이들 3개의 신호중의 하나는 선택된 데이타 같이 인터럽트 요구 선택기(58)에 대한 출력이다. 게다가, 다른 SEL-IRE4, DEL-IRQ5, 및 SEL-IRQ12인 3종류의 인터럽트 레벨중의 하나도 선택된 데이타 같이 인터럽트 요구 선택기(58)에 대한 출력이다. 제 2 도를 참조하면, 2개의 슬로트들은 우선순위 슬로트(51) 및 빌트-인 슬로트(52)를 포함하고 있다.
그러나, 모뎀의 삽입될때는 이들 슬로트들을 항상 CPU(11)에 의해 식별된다. 인터럽트 요구 디코더(57)는 직렬 포트(55 및 56)와 모뎀(51 및 52)으로 칩 선택 신호 SCS를 전송한다. 직렬 포트 A55는 S1-IRQ 신호 및 S1-OUT2 신호를 출력한다. 직렬 포트 B는 S2-IRQ 신호 및 S2-OUT2 신호를 출력한다. 상기 IRQ 신호는 인터럽트 요구 신호를 나타낸다. 상기 OUT2 신호는 직렬포트 A(또는 직렬 포트 B에서)사용하는 신호를 나타내고 있다. 모뎀(51 또는 52)은 칩 선택 신호 SCS를 수신한 후, 제 4 도에서 나타낸 인터럽트 요구 선택기(58)로 MDIRQ 신호를 출력한다. 버스제어기(17)는 MOUT2 신호를 인터럽트 요구 선택기(58)로 출력한다.
인터럽터 요구 선택기(58)는 인터럽트 요구 디코더(57)로부터 인터럽트 제어기(59)로 선택된 데이타에 대응하는 인터럽트 신호를 출력한다. 예로, AIRQ3 신호가 인터럽트 요구 디코더(57)에서 출력할 때, 인터럽트 요구 선택기(58)는 인터럽트 제어기(59)로 인터럽트 신호 IRQ3와 같은 직렬 포트 A55의 인터럽트 신호 S1-IRQ를 출력한다. BIRQ3 신호가 인터럽트 요구 디코더(57)에서 출력할 때, 선택기(58)는 인터럽트 제어기(59)로 인터럽트 신호 IRQ3와 같은 직렬 포트 A55의 인터럽트 신호 S1-IRQ를 출력한다. BIRQ3 신호가 인터럽트 요구 디코더(57)에서 출력할 때, 선택기(58)는 인터럽트 제어기(59)로 인터럽트 신호 IRQ3와 같은 직렬 포트 B56의 인터럽트 신호 S2-IQR를 출력한다. 더욱이, 신호 MIRQ3가 출력할 때, 모뎀에서의 인터럽트 신호 MDIRQ는 인터럽트 신호 IRQ3처럼 출력한다.
더욱 명확하게, 인터럽트 요구 선택기(58)는 신호 XIRQX 및 XOUT, 그리고 인터럽트 요구 디코더에서의 SEL-IRQ신호에 따라 2개의 직렬 포트(103) 및 2개의 모뎀(51 또는 52)으로 IRQ3, IRQ4, IRQ5 및 IRQ12를 포함하는 4개의 레벨안에서 3개의 인터럽트 레벨들을 할당한다. 이들 인터럽트 레벨 신호들은 인터럽트 제어기(13)로 전송된 후 데이타 신호에 따라 인터럽트 우선순위를 제어한다. 공업 표준 보오드가 공업 표준 선택 사양 슬로트(53)내에 로드될 때, 인터럽트 요구 선택기(58)에서의 IRQ 신호는 금지되지만 공업 표준 보오드에서의 IRQ 신호만은 받아들일 수 있다. 인터럽트 제어기(59)가 공업 표준 슬로트(53), 우선순위 슬로트(51), 빌트-인 모뎀 슬로트(52)에서 인터럽트 요구를 받아들일때, 인터럽트 제어기(59)는 공업 표준 슬로트(53), 우선순위 슬로트(51) 및 빌트-인 모뎀 슬로트(52)의 순으로 인터럽트 레벨의 우선순위를 결정한다.
제 3 도는 본 발명의 직렬 인터페이스 제어 시스템에 응용되는 퍼스널 컴퓨터의 동작 순서를 나타내는 흐름도를 예시하고 있다. 전원이 턴-온되었을 때, 제 4 도에서 나타낸 결정기구는 단계 A에서 동작한다. 상기 결정 기구는 빌트-인 모뎀이 빌트-인 모뎀 슬로트내에 실제로 로드되었는지의 여부도 결정한다. 또한, 이것은 선택사양 모뎀이 우선순위 슬로트내에 실제로 로드되는지의 여부도 결정한다. 빌트-인 모뎀도 빌트-인 모뎀 슬로트내에 로드되지 않고, 선택 사양 모뎀도 우선순위 슬로트내에 로드되지 않은 경우, 특정 신호 라인이 "하이"레벨로 된다. 따라서, 결정 기구는 모뎀이 삽입되었는지의 여부를 결정하는 특정 라인을 체크한다. 이 실시예에 있어서, 결정 기구는 빌트-인 모뎀 슬로트(52) 및 우선순위 슬로트(51)내에 실제로 삽입되는 2개의 모뎀을 결정할 때, 결정 기구는 인에이블 되는 우선순위 슬로트(51)를 제어한다.
그러므로, CPU(11)는 셋엎 프로세싱이 실행될 것인지의 여부를 결정하며, 즉 사용자가 셋엎 프로세싱을 지정하였는지의 여부를 결정한다. 셋엎 프로세싱이 사용자에 의해 지정되는 않은 경우, 상기 제어는 단계 D로 간다. 그와 반대로, 셋엎 프로세싱이 단계 C에서 실행되는 경우, 상기 제어는 단계 D로 간다. 단계 D에 있어서, 오퍼레이팅 시스템은 FDD(41)에서 I-RAM(19)내에 로드되어 실행된다.
제 4 도는 결정 기구를 예시하고 있다. 제 2 도에 나타낸 소자들과 동일한 이들 소자들은 동일 부호로 표시된다. 제 4 도에 있어서, 빌트-인 모뎀 슬로트(52)의 신호 BSPK 및 우선순위 슬로트(51)의 신호 TSPK는 상기 모뎀들이 로드되는지의 여부를 식별하기 위한 특정 신호들이다. 상기 모뎀들이 없을 때, 이들 신호 BSPK 및 TSPK는 "로우"레벨로 남는다. 우선순위 슬로트(51)내의 선택사양 모뎀을 삽입한 후 전원이 턴온될 때, 신호 TSPK는 하이 레벨로 간다. 그밖에, 빌트- 인 모뎀 슬로트(52)내의 빌트-인 모뎀을 삽입한 후 전원이 턴 온 될 때, 신호 BSPK는 하이 레벨로 간다. 하이 레벨 신호 TSPK는 AND 게이트(62)의 한 입력 단자로 전송된다. 더욱이, 신호 TSPK는 AND 게이트(63)의 제 1입력 단자에 제공되는 인버터(61)에 의해 반전된다. 더욱이, 하이 레벨 신호 BSPK는 AND 게이트(62)의 다른 입력 단자 및 AND 게이트(63)의 제 2 입력 단자에 제공된다. CPU(11)에서의 제어 신호는 AND 게이트(63)의 제 3 입력 단자에 제공된다. 마찬가지로, 빌트-인 모뎀이 빌트-인 모뎀 슬로트(52)내에 로드되고 선택 사양 모뎀이 우선순위 슬로트(51)내에 로드될 때, "로우"레벨 신호는 인버터(61)를 거쳐 AND 게이트(63)에 제공된다. 따라서, "하이"레벨 신호 TEN은 AND 게이트(62)에서의 출력인 반면, "로우"레벨 신호 BEN은 AND 게이트(63)에서 출력된다.
선택 사양 모뎀이 우선순위 슬로트(51)내에 로드될 때 "하이"레벨 신호 TIRQ가 출력되어 AND 게이트(64)에 제공된다. 빌트-인 모뎀이 빌트-인 모뎀 슬로트(52)내에 삽입될 때, "하이"레벨 신호 BIRQ는 AND 게이트(65)에 제공된다. 마찬가지로, AND 게이트(64)에서의 신호 출력은 OR 게이트(66)의 한 입력단자에 제공되는 반면, AND 게이트(65)에서의 신호 출력은 그것의 다른 입력 단자에 제공된다. 선택 사양 모뎀에서의 인터럽트 신호 TIRQ의 수신에따라, NOR 게이트(66)는 인터럽트 신호 MDIRQ를 인터럽트 요구선택기(58)에 출력한다.
모뎀과 다른 선택 사양 슬로트가 우선순위 슬로트(51)에 로드될 때, 신호 TSPK는 로우 레벨로 남게 되어, 이 데이타에 따라 하드웨어(도시하지 않았음)는 IRQ레벨을 할당한다. IRQ레벨의 할당은 통상적으로 행해지기 때문에, 본 발명과는 직접적인 관련이 없어 도면이나 설명을 생략했다.
제 5 도는 2개의 직렬 포인트 A55 및 B56, 상호 배타 모뎀(빌트-인 모뎀이거나 선택 사양 모뎀임)용으로 선택될 수 있는 3종류의 COM 레벨, 인터럽트 레벨 및 I/O 포트 베이스 어드레스들 사이의 대응성을 나타내고 있다. 제 5 도에서 나타낸 것처럼, 인터럽트 레벨 4는 COM1 레벨에 대응하며, 대응하는 I/O 포트 베이스 어드레스는 "3F8"H이다. 인터럽트 레벨 3은 COM2 레벨용으로 할당되며 대응하는 I/O 포트 베이스 어드레스는 "2F8"H이다. 더우기 인터럽트 레벨 "5/12"는 COM3 레벨용으로 할당하며, 대응하는 I/O 포트 베이스 어드레스는 "3E8"H, "2E8"H, 또는 "338"H 중의 하나이다. 상기 COM3레벨이 선택되었을 때, 통신 소프트 웨어의 지정에 따라, 상기에서 나타낸 이들 인터럽트 레벨 및 I/O 포트 어드레스들이 선택된다. 상기 포트가 디스에이블 되기를 원하는 경우는 "비사용(not used)"이 선택된다.
제 6 도는 2개의 직렬 포트 및 헌정된 모뎀을 세팅하기 위한 메뉴 스크린의 예를 나타내고 있다. 이 예에 있어서, COM1은 직렬 포트 A용으로 선택된다. "비사용"은 직렬 포트 B용으로 선택된다. COM2 레벨은 헌정된 모뎀용으로 선택된다. 이들은 부족값들이다.
셋엎 프로그램은 선택된 COM 레벨을 체크한다. 동일 COM 레벨들이 2개의 직렬 포트를 또는 2개의 헌정된 모뎀들에 의해 선택될 때 "비사용"이 선택된다. 이들 데이타의 선택은 키보오드(43)를 거쳐 실행된다.
상기의 실시예에 있어서, 직렬 포트들 및 모뎀용 인터럽트 레벨과 I/O베이스 어드레스들은 키보오드(43)를 거쳐 세트된다. 그럼에도 불구하고, 이들 데이타는 마우스나 접촉 파넬과 같은 다른 입력 수단들에 의해 세트될 수도 있다.
본 발명은 본 발명의 요지 및 기술적 범주를 벗어나지 않는 범위내에서 당업자들에 의해 많은 수정과 변화를 가져올 수 있다.
Claims (15)
- 직렬 포트 수단(55,56) ; 선택사양 보오드를 접속하기 위한 슬로트 수단(51,52,53)과 ; 소프트웨어, 인터럽트 레벨들과 상기 직렬 포트 수단 및 선택사양 보오드의 입/출력 베이스 어드레스들로 세팅하기 위한 수단(제 6 도의 11)을 구비하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 1항에 있어서, 상기 세팅 수단이 인터럽트 레벨들과 상기 직렬 포트 수단 및 상기 선택 사양 보오드의 입/출력 베이스 어드레스들을 엔터링하기 위한 키보오드 수단(43)을 포함하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 1 항에 있어서, 상기 세팅 수단이 인터럽트 레벨과 상기 직렬 포트 수단 및 상기 선택 사양 보오드의 입/출력 베이스 어드레스들을 엔터링 하기 위한 마우스를 포함하는 것을 특징으로 하는 퍼스널컴퓨터의 직렬 인터페이스 시스템.
- 제 1 항에 있어서, 상기 직렬 포트 수단은 적어도 2개의 슬로트를 구비하며, 상기 슬로트 수단은 적어도 2개의 슬로트와 상기 선택 사양 보오드들이 상기 2개의 슬로트내에 삽입되는지의 여부를 검출하기 위해 추가로 제공되는 수단(61 내지 65)을 구비하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 4 항에 있어서, 상기 세팅수단에 의해 세트되는 입/출력 어드레스들을 디코딩 하고 상기 대응하는 직렬 포트 및 슬로트로 칩 선택 신호들을 공급하기 위한 수단을 추가로 구비하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 4 항에 있어서, 공업 표준 선택 사양 슬로트(53)와 상기 공업 표준 선택 사양슬로트(53)의 인터럽트 레벨을 상기 직렬 포트들(55,56) 및 선택 사양 보오드(52)의 인터럽트 레벨과 공존시키는 수단을 추가로 구비하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 4 항에 있어서, 상기 세팅 수단이 입력 수단을 포함하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 7 항에 있어서, 상기 입력 수단이 키보오드인 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 7 항에 있어서, 상기 입력 수단이 마우스인 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 4 항에 있어서, 상기 검출 수단은 모뎀 보오드들이 상기 2개의 슬로트와 상기 제 1 및 제 2 슬로트내에 삽입되는 제 1 및 제 2 모뎀의 검출에 응답해 상기 제 1 및 제 2 모뎀들중의 하나를 디스에이블링 하기 위해 제공되는 수단(61,62,63,64,65)내에 삽입되는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 10 항에 있어서, 퍼스널 컴퓨터의 셋엎 프로세싱에서, 인터럽트 레벨들 및 상기 직렬 포트들 및 상기 인에이블된 모뎀의 입/출력 어드레스들은 세팅하기 위한 수단(제 6 도의 11,43)을 추가로 구비하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 제 11 항에 있어서, 공업용 표준 슬로트와 상기 공업 표준 선택 사양 보오드의 인터럽트 레벨을 상기 직렬 포트 및 모뎀의 인터럽트 레벨과 공존시키는 수단(제 2 도에서 나타낸)을 추가로 구비하는 것을 특징으로 하는 퍼스널 컴퓨터의 직렬 인터페이스 제어 시스템.
- 입/출력 장치들을 접속하기 위한 복수개의 직렬 포트들과 선택 사양 보오드를 접속하기 위한 복수개의 슬로트들을 가지는 퍼스널 컴퓨터에서 사용하기 위한 직렬 인터페이스 제에 방법에 있어서, 소프트웨어, 인터럽트 레벨들 및 상기 직렬 포트들 및 선택사양 보오드의 입/출력 베이스 어드레스들로 세팅하는 단계와 ; 상기 세트 인터럽트 레벨 및 입/출력 베이스 어드레스들에 따라 상기 직렬 포트들 및 선택 사양 보오드의 인터럽트를 제어하는 단계를 포함하는 것을 특징으로 하는 직렬 인테페이스 제어 방법.
- 제 13항에 있어서, 상기 슬로트는 제 1 모뎀의 삽입을 허용하는 제 1 슬로트와 제 2 모뎀의 삽입을 허용하는 제 2 슬로트를 구비하며, 상기 방법이 상기 제 1 및 제 2 슬로트들에 각기 삽입되는 상기 제 1 및 제 2 모뎀들을 검출하는 단계와 ; 상기 제 1 및 제 2 슬로트들내에 삽입되는 제 1 및 제 2 모뎀들의 검출에 응답해 제 1 및 제 2 모뎀들 중의 하나를 디스에이블링 하는 단계를 추가로 포함하는 것을 특징으로 하는 직렬 인터페이스 제어 방법.
- 제 14 항에 있어서, 공업 표준 선택 사양 슬로트를 추가로 구비하고, 상기 방법이 공업 표준 선택 사양 보오드의 인터럽트 레벨을 상기 직렬 포트들 및 모뎀들의 인터럽트 레벨과 공존시키는 단계를 포함하는 것을 특징으로 하는 직렬 인터페이스 제어 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1300701A JPH03161854A (ja) | 1989-11-21 | 1989-11-21 | シリアルポート制御方式 |
JP01-300701 | 1989-11-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910010279A KR910010279A (ko) | 1991-06-29 |
KR930008266B1 true KR930008266B1 (ko) | 1993-08-27 |
Family
ID=17888044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900014108A KR930008266B1 (ko) | 1989-11-21 | 1990-09-07 | 직렬인터페이스 제어 시스템 및 그 제어방법 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0418658A3 (ko) |
JP (1) | JPH03161854A (ko) |
KR (1) | KR930008266B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199332A (ja) * | 1990-11-29 | 1992-07-20 | Toshiba Corp | 割込制御装置 |
JPH08235084A (ja) | 1995-02-23 | 1996-09-13 | Fujitsu Ltd | 伝送線制御装置多重化システム |
-
1989
- 1989-11-21 JP JP1300701A patent/JPH03161854A/ja active Pending
-
1990
- 1990-09-05 EP EP19900117116 patent/EP0418658A3/en not_active Withdrawn
- 1990-09-07 KR KR1019900014108A patent/KR930008266B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910010279A (ko) | 1991-06-29 |
JPH03161854A (ja) | 1991-07-11 |
EP0418658A2 (en) | 1991-03-27 |
EP0418658A3 (en) | 1992-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4570217A (en) | Man machine interface | |
US5802393A (en) | Computer system for detecting and accessing BIOS ROM on local bus peripheral bus or expansion bus | |
US6438622B1 (en) | Multiprocessor system including a docking system | |
US6647434B1 (en) | Multifunction device with register space for individually enabling or disabling a function of plurality of functions in response to function configuration | |
US6338107B1 (en) | Method and system for providing hot plug of adapter cards in an expanded slot environment | |
KR100306636B1 (ko) | Pci-isa인터럽트프로토콜컨버터및선택메카니즘 | |
US6219742B1 (en) | Method and apparatus for artificially generating general purpose events in an ACPI environment | |
KR100366859B1 (ko) | Pci버스상에서이용되는디스크드라이브커넥터인터페이스 | |
US6055643A (en) | System management method and apparatus for supporting non-dedicated event detection | |
US6035354A (en) | Method for issuing transaction requests to a target device in accordance with the state of connection between a portable computer and the target device | |
US6611912B1 (en) | Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard | |
JPH0773046A (ja) | コンピュータシステムで回路をエミュレートする 方法及び装置 | |
US5911042A (en) | Computer system having expansion unit | |
US5764996A (en) | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses | |
US5809330A (en) | Conflict free PC in which only the I/O address of internal device is change when it is determined that the I/O address is overlap by expansion device | |
KR920010975B1 (ko) | 입출력 제어 시스템 및 그 방법 | |
US5832280A (en) | Method and system in a data processing system for interfacing an operating system with a power management controller. | |
US5675761A (en) | Method and system for providing discontiguous drive support | |
US6237057B1 (en) | Method and system for PCI slot expansion via electrical isolation | |
US5664198A (en) | High speed access to PC card memory using interrupts | |
US5692189A (en) | Method and apparatus for isolating circuit boards in a computer system | |
US6195723B1 (en) | Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device | |
KR930008266B1 (ko) | 직렬인터페이스 제어 시스템 및 그 제어방법 | |
US5522062A (en) | Personal computer for accessing two types of extended memories having different memory capacities | |
US6081861A (en) | PCI migration support of ISA adapters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990731 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |