KR930007199B1 - 평판형 커패시터 제조방법 - Google Patents
평판형 커패시터 제조방법 Download PDFInfo
- Publication number
- KR930007199B1 KR930007199B1 KR1019900012459A KR900012459A KR930007199B1 KR 930007199 B1 KR930007199 B1 KR 930007199B1 KR 1019900012459 A KR1019900012459 A KR 1019900012459A KR 900012459 A KR900012459 A KR 900012459A KR 930007199 B1 KR930007199 B1 KR 930007199B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ono
- etching
- doping
- oxide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 150000004767 nitrides Chemical class 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 22 : ONO막
23 : 다결정실리콘막 24 : 감광제
25 : 산회막
본 발명은 평판형 커패시터 제조방법에 관한 것으로, 특히 범용의 MOS(Metal Oxide Semiconguctor)기억소자에 적당하도록 한 것이다.
종래의 DRAM(Dynamic Random Access Memory)소자의 핵심부위인 평판형 커패시터(Planar Capacitor)제조공정을 첨부된 제1도(a) 내지 (h)를 참조하여 상술하면 다음과 같다.
먼저 (a)와 같이 게이트(3), 소오스/드레인(4)등으로 이루어진 트랜지스터가 형성된 실리콘기판(1)위에 (미설명부호 2는 필드산화막, 5는 측벽스페이서이다)
유전체절연막으로서 ONO(Oxide
Nitride
Oxide)막(12)(또는 NO막)을 형성하고 (b)와 같이 다결정실리콘막(13)을 증착한 다음 이 다결정실리콘막(13)이 전도성을 갖도록 N타입 불순물을 주입한다.
이 N타입 불순물 주입은 일반적으로 인글래스처리(POCl3도핑)에 의해 실시되며 이온주입방법으로도 행하여진다. 이때 인글래스처리를 하는 경우에는 인글래스층(P2O5)이 생성되는데 이는 불화수소(HF)용액으로 제거한다.
그리고 (c)와 같이 산화막(14)을 형성한 다음 (d)와 같이 감광제(15) 도포, 노광, 현상의 마스킹 공정을 거쳐(e)와 같이 감광체(15)를 마스크로하여 상기 증착된 산화막(14)을 불화수소(HF)용액을 사용한 습식식각법으로 경사식각한 다음 곧이어 (f)와 같이 건식식각 장비로서 상기 다결정실리콘막(13)을 식각한다.
이어 (g)와 같이 유전체 절연막으로 사용된 ONO막(12)을 제거하여 단결정실리콘기판(11)을 오픈시킨다음(h)와 같이 상기 감광제(15)를 제거하므로써 ONO막(12)과 다결정실리콘막(13) 및 산화막(14)으로 이루어진 평판형 커패시터 제조공정이 완료된다.
그러나 상기 종래 기술은 한층의 감광제(15)를 마스크로 하여 여러층의 막을 식각하게 되므로 감광제(15)의 형상손상을 가져올 뿐만아니라 먼지 발생의 가능성이 높다는 단점이 있었다.
또한 다결정실리콘막(13)의 경사식각이 어렵다는 단점이 있었다. 본 발명은 상기 단점을 제거키 위한 것으로 공정을 감소시켜 단축 및 제조원가를 낮출 수 있고 소지의 정합특성을 향상시켜 신뢰성을 증가시킬 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 수단으로서 본 발명은 평판형 커패시터 제조공정에 있어서, 실리콘기판(1)위에 ONO막(22)과 다결정실리콘막(23)을 차례로 증착하는 단계, 상기 다결정실리콘막(23)에 불순물을 도핑하는 단계, 상기 다결정실리콘막(23)에 불순물을 이온 주입하는 단계, 상기 다결정실리콘막(23)의 소정 부분을 경사 식각하여 상기 ONO막(22)을 노출시키는 단계, 결과물을 선택적 산화시키는 단계 노출된 상기 ONO막(22)을 식각하는 단계가 순차적으로 구비된 것이다.
이를 일실시예인 DRAM소자의 핵심부위인 커패시터 형성 공정을 나타내는 첨부된 제2도(a) 내지(g)를 참조하여 상술하면 다음과 같다.
먼저 (a)와 같이 게이트(3), 소오소/드레인(4)으로 이루어진 트랜지스터가 형성된 실리콘기판(1)위에 20-50Å 두께의 산화막과 50-150Å 두께의 질화막 및 200-2000Å두께의 산화막을 차례로 증착한 ONO막(또는 NO막)(22)을 유전층으로서 형성하고 (b)와 같이 다결정실리콘막(23)을 2000-4000Å의 두께로 증착한다.
이때, 상기 ONO막중에서 질화막은 질화막 증착 공정 또는 열반응에 의한 질화막 성장 공정에 의해 형성한다. 이어서 상기 형성된 다결정실리콘막(23)이 전도성을 갖도록 POCl3를 도핑한다. 이때 인글래스층(P2O5)이 생성되게 되는데 이 인글래스층을 불화수소(HF)용액으로서 제거한 다음, 계속해서 이온 주입 공정에 의해 As불순물을 1015정도의 도핑농도로 상기 다결정 실리콘막(23)에 얕게 주입시킨다.
이때의 주입에너지는 20-40KeV로 조절하여 주입한다. 이 공정은 상기 다결정실리콘막(23)의 표면부위를 인위적으로 격지 손상시켜 이후 진행되는 다결정실리콘막(3)의 식각시 경시식각 특성을 향상시키기 위한 것이다.
이어 (c)와 같이 감광제(24)의 도포의 노광 및 현상을 거쳐 마스크를 형성한 후(d)와 같이 다결정실리콘막(23)을 경시식각하는바, 표면부위가 손상되어 있기 때문에 하부보다 표면부위의 식각이 잘 진행되므로 수월하게 경시식각을 행할 수 있다. 이상과 같이 다결정실리콘막(23)을 경시식각한 후 (e)와 같이 감광제(24)를 벗겨내고 선택된 산화 공정을(f)와 같이 실시한다.
이 선택적 산화는 질화막위에서는 산화막이 형성되지 않는다는 특성을 이용한 것으로 상기 경시 식각된 다결정실리콘을 산화시키면 다결정실리콘(23)위에는 산화막(25)이 형성되나 노출된 ONO(Oxide-Nitride-Oxide)(또는 NO막)(22)상에는 질화막(Nitride)으로 인해 산화막이 형성되지 않는다.
이때 상기 산화막(25)은 2000Å-4000Å의 두께가 되도록 성장시킨다. 이어(g)와 같이 실리콘기판(1)위의 노출된 상기 ONO막(또는 NO 막)(22)를 건식 식각법으로 제거함으로써, ONO막(22)과 플레이트전극이 되는 다결정실리콘막(23) 및 산화막(25)으로 이루어진 평판형 커패시터를 완성한다. 이때의 건식 식각은 표면손상을 최소화하기 위해 다운 스트림형 식각장치(플라즈마 생성실이 웨이퍼와 떨어져 있는 식각장치)를 이용하여 제거하는 것이 유리하다.
또한 ONO막(22)을 습식 식각에 의해 제거하는 것도 가능하다. 이상과 같이 본 발명에 의하면 다음과 같은 효과가 있다.
첫째, 선택적 산화막 형성에 의한 공정유지보수성을 향상시킬 수 있고, 소지의 정합 특성을 소지의 신뢰성을 증대시킬 수 있다. 둘째, 공정을 감소시켜 공기를 단축시키고 제조원가를 낮출 수 있다.
Claims (7)
- 실리콘기판(1)위에 ONO막(22)과 다결정실리콘막(23)을 차례로 증착하는 단계, 상기 다결정실리콘막(23)에 불순물을 도핑하는 단계, 상기 다결정실리콘막(23)에 불순물을 이온 주입하는 단계, 상기 다결정실리콘막(23) 소정 부분을 경사 식각하여 상기 ONO막(22)을 노출시키는 단계, 결과물을 선택적 산화시키는 단계, 노출된 상기 ONO막(22)을 식각하는 단계가 순차적으로 구비됨을 특징으로 하는 평판형 커패시터 제조방법.
- 제1항에 있어서, ONO막(22)대신에 NO막을 형성함을 특징으로 하는 평판형 커패시터 제조방법.
- 제1항에 있어서, ONO막(22)은 20-50Å 두께의 산화막과 50-150Å두께의 절화막, 200Å-2000Å 두께의 산화막을 차례로 성장 및 증착하여 형성함을 특징으로 하는 평판형 커패시터 제조방법.
- 제1항에 있어서, 상기 불순물을 도핑하는 단계는 POCl3도핑한 후 이때 생성되는 인글래스층을 불화수소(HF)용액으로 제거하는 공정에 의해 행해짐을 특징으로 하는 평판형 커패시터 제조방법.
- 제1항에 있어서, 상기 불순물을 이온 주입하는 단계는 As를 1015도핑농도로 20-40KeV의 에너지에 의해 이온주입함으로써 행해짐을 특징으로 하는 평판형 커패시터 제조방법.
- 제1항 및 제3항에 있어서, 상기 ONO막(22)중 질화막은 질화막 증착공정 또는 열반응에 의한 질화막 성장공정으로 형성함을 특징으로 하는 평판형 커패시터 제조방법.
- 제1항에 있어서, 상기 ONO막(22)의 식각은 건식 식각법 또는 습식식각법으로 행하는 것을 특징으로 하는 평판형 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012459A KR930007199B1 (ko) | 1990-08-13 | 1990-08-13 | 평판형 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012459A KR930007199B1 (ko) | 1990-08-13 | 1990-08-13 | 평판형 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005388A KR920005388A (ko) | 1992-03-28 |
| KR930007199B1 true KR930007199B1 (ko) | 1993-07-31 |
Family
ID=19302313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900012459A KR930007199B1 (ko) | 1990-08-13 | 1990-08-13 | 평판형 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930007199B1 (ko) |
-
1990
- 1990-08-13 KR KR1019900012459A patent/KR930007199B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005388A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287661A (en) | Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation | |
| JPS625350B2 (ko) | ||
| EP0024918B1 (en) | Method of producing dynamic random-access memory cells | |
| JPH0923010A (ja) | 半導体素子及びその製造方法 | |
| KR930007199B1 (ko) | 평판형 커패시터 제조방법 | |
| JPH10321860A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100239444B1 (ko) | 커패시터의 하부전극 형성방법 | |
| US5943579A (en) | Method for forming a diffusion region in a semiconductor device | |
| KR0184937B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
| KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| JPS62290152A (ja) | 半導体装置の製法 | |
| JP3446378B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR960013640B1 (ko) | 디램 셀 제조방법 | |
| KR930005230B1 (ko) | Mosfet 제조방법 | |
| KR930001893B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR940010545B1 (ko) | 반도체 장치의 제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0186019B1 (ko) | 트랜치 캐패시터 셀 공정방법 | |
| KR930008902B1 (ko) | 측벽을 가지지 않는 반도체 소자의 제조방법 | |
| KR0166812B1 (ko) | 반도체소자의 격리형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |