KR930006893B1 - Triple modular redundency transmitting circuit - Google Patents
Triple modular redundency transmitting circuit Download PDFInfo
- Publication number
- KR930006893B1 KR930006893B1 KR1019900022830A KR900022830A KR930006893B1 KR 930006893 B1 KR930006893 B1 KR 930006893B1 KR 1019900022830 A KR1019900022830 A KR 1019900022830A KR 900022830 A KR900022830 A KR 900022830A KR 930006893 B1 KR930006893 B1 KR 930006893B1
- Authority
- KR
- South Korea
- Prior art keywords
- transmission
- signal
- bus
- data
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
제1도는 본 발명이 적용되는 신호단말제어장치의 구성도.1 is a block diagram of a signal terminal control apparatus to which the present invention is applied.
제2도는 본 발명이 적용되는 신호단말제어장치의 신호단말버스 정합부 구성도2 is a configuration diagram of a signal terminal bus matching unit of a signal terminal control apparatus to which the present invention is applied.
제3도는 본 발명을 나타내는 신호단말정합부의 삼중화 송신회로 구성도.3 is a configuration diagram of a triplex transmission circuit of a signal terminal matching unit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 레벨1정합부 12 : 프로토콜 처리부11 level 1 matching unit 12 protocol processing unit
13 : 신호단말 버스 정합부 14 : 신호 단말 버스13: signal terminal bus matching unit 14: signal terminal bus
21 : 삼중화 수신회로 22 : 삼중화 송신회로21: triplex receiving circuit 22: triplex transmitting circuit
23 : 송신중재회로 24 : 유지 보수 명령 및 경보 상태 회로23: Transmission arbitration circuit 24: Maintenance command and alarm status circuit
30 : 송신 제어 회로부 31 : 자체 송신 금지래치30: transmission control circuit section 31: self-prohibition latch
32 : 외부 송신 금지 명령래치 33 : 버스 트랜시버부32: External transmission prohibition command latch 33: Bus transceiver section
34 : 송신데이터(NTxD)버스 트랜시버34: Transmit Data (NTxD) Bus Transceiver
35 : 데이터 송신 버스 점유신호(AST)버스 트랜시버35: Data Transmit Bus Occupied Signal (AST) Bus Transceiver
A1,A2 : AND 게이트 NO : NOR 게이트A1, A2: AND gate NO: NOR gate
NA : NAND 게이트 IA,I2 : 인버터.NA: NAND gate IA, I2: inverter.
본 발명은 신호단말제어장치의 삼중화 송신회로에 관한 것으로서, 특히 전자 교환기 공통선 신호장치에 구현되는 신호단말 제어장치의 삼중화 송신회로에 관한 것이다The present invention relates to a triplex transmission circuit of a signal terminal control device, and more particularly, to a triplex transmission circuit of a signal terminal control device implemented in a common line signal device of an electronic switch.
하나의 신호단말 그룹내에는 최대 32개의 신호단말제어장치가 존재한다. 따라서 본 발명은 한번에 하나의 신호단말제어장치만이 데이터를 송출 할 수 있도록하여 데이터의 충돌을 막고 모든 신호단말제어장치가 균등하게 송신 차례를 부여 받을 수 있도록하며 신뢰도 향상을 위하여 송신데이터와 송신데이터 버스 점유신호를 삼중화하여 신호단말버스에 실어주는 신호단말제어장치의 삼중화 송신회로를 제공함에 그 목적이 있다.There is a maximum of 32 signal terminal control devices in one signal terminal group. Therefore, the present invention prevents data collision by allowing only one signal terminal control device to transmit data at a time, so that all signal terminal control devices can be given the transmission turn evenly and transmit data and transmission data for improved reliability. It is an object of the present invention to provide a triplex transmission circuit of a signal terminal control apparatus that triples a bus occupied signal and loads it on a signal terminal bus.
본 발명은 상기 목적을 달성하기 위해 신호단말 제어장치의 삼중화 송신회로에 있어서, 삼중화 송신 데이터(NTXD)와 삼중화 데이터 송신버스 점유신호(TXAST)를 송출하고 송신 가능신호(TXEN)을 수신하는 버스 트랜시버수단, 상기 버스 트랜시버 수단에 연결되어서 송신금지 명령 신호(EXBLK)가 없고 점유신호가 입력되었을 때 상기 버스 트랜시버수단에 송신 가능신호(TXEN)를 송출하는 송신제어수단으로 구성한다.The present invention, in the triplex transmission circuit of the signal terminal control apparatus for transmitting the triplex transmission data (NTXD) and the triplex data transmission bus occupancy signal (TXAST) to receive the transmission possible signal (TXEN) to achieve the above object And a transmission control means which is connected to the bus transceiver means and transmits a transmittable signal TXEN to the bus transceiver means when the transmission prohibition command signal EXBLK is absent and the occupation signal is input.
이하 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
제1도는 본 발명이 적용되는 신호단말제어장치의 구성도이다.1 is a block diagram of a signal terminal control apparatus to which the present invention is applied.
도면에서 11은 레벨1정합부, 12는 프로토콜처리부, 13은 신호단말버스 정합부, 14는 신호단말버스를 나타낸다. 신호단말제어장치는 레벨1정합 장치와 송수신하는 레벨1정합부(11), 상기 레벨1정합부(11)와 연결된 프로토콜 처리부(12), 상기 프로토콜 처리부(12)에 연결된 신호단말버스 정합부(13), 상기 신호단말 버스 정합부(13)와 연결된 신호단말버스(14)로 구성되어 있다.In the figure, 11 is a level 1 matching unit, 12 is a protocol processing unit, 13 is a signal terminal bus matching unit, and 14 is a signal terminal bus. The signal terminal control apparatus includes a level 1 matching unit 11 that transmits and receives a level 1 matching device, a protocol processing unit 12 connected to the level 1 matching unit 11, and a signal terminal bus matching unit connected to the protocol processing unit 12 ( 13) and a signal terminal bus 14 connected to the signal terminal bus matching unit 13.
레벨1정합부(11)는 각 신호단말 제어장치에서 내보내는 64Kbps 또는 56Kbps 신호 메시지를 2.048Mbps PCM 프레임으로 멀티플렉싱하여 타임스위치로 보냄과 동시에 그 역기능도 수행하는 레벨1정합 장치와의 인터페이스를 수행한다. 프로토콜 처리부(12)는 범용 CPU(Central Processing Unit)와 메모리로 구성되어 공통선 신호방식 프로토콜 중 레벨2전체를 수행하나 필요에 따라 다양한 프로토콜을 실현하여 수행하게 함으로써 신호단말 제어장치(14)가 공통선 신호장치 뿐만아니라 주행하는 프로토콜에 따라 패킷처리기 등으로 응용될 수 있다.The level 1 matching unit 11 performs an interface with a level 1 matching device that multiplexes 64 Kbps or 56 Kbps signal messages sent from each signal terminal control device into 2.048 Mbps PCM frames, sends them to the time switch, and performs the reverse function. The protocol processing unit 12 is composed of a general-purpose CPU (Central Processing Unit) and a memory to perform the entire level 2 of the common line signaling protocols, but by implementing the various protocols as necessary, the signal terminal control apparatus 14 is common. As well as the line signal device, it can be applied as a packet processor according to the running protocol.
제2도는 신호단말버스 정합부(13)의 구성도로서 신호단말 제어 장치가 상위 레벨로 메시지를 송신할 경우에 중재 기능을 수행하는 송신 중재회로(23), 삼중화되어 입력되는 신호를 한 개의 신호로 추출하여 받아 들이는 기능을 하는 삼중화 수신회로(21), 상위 레벨로 부터의 명령에 따라 명령을 수행하거나 고장의 상태가 읽혀질 수 있도록 하는 기능을 갖는 유지보수 명령 및 경보상태회로(24), 그리고 본 발명의 기능인 신호단말 제어장치 자체의 고장이나 상위로 부터의 송신금지 명령이 없을 때 송신할 데이터를 삼중화하여 송출하는 기능을 하는 삼중화 송신회로(22)로 구성되어 있으며 신호단말 그룹 유지보수장치를 통하여 상위 레벨(레벨 3)과 신뢰성 있는 통신기능을 수행한다.2 is a configuration diagram of the signal terminal bus matching unit 13, and when the signal terminal control apparatus transmits a message at a higher level, a transmission arbitration circuit 23 which performs an arbitration function, and a signal input by being tripled Triplex receiving circuit 21 which extracts and accepts signals as a signal, and maintenance command and alarm status circuits having a function of executing a command according to a command from a higher level or reading a fault state. And a triplex transmission circuit 22 which functions to triple and send data to be transmitted when there is a failure of the signal terminal control device itself, which is a function of the present invention, or a transmission prohibition command from a higher level. The group maintenance unit performs a high level (level 3) and reliable communication function.
상기 삼중화 수신회로(21)와 삼중화 송신회로(22)와 송신 중재회로(23) 및 유지보수 명령/경보 상태회로(24)와 연결된 신호단말버스(15)는 최대 32개의 신호단말 제어장치를 수용할 수 있는 직렬(serial)버스로서 데이터 송신버스와 데이터 수신버스, 데이터 송수신 클럭, 신호단말 그룹 동기신호 및 데이터 송신버스 점유신호 등의 신호로 구성되는데 주요 신호는 삼중화 되어 TMR(Triple Modular Redunancy)방식으로 운용된다.The signal terminal bus 15 connected to the triple reception circuit 21, the triple transmission circuit 22, the transmission arbitration circuit 23, and the maintenance command / alarm status circuit 24 has a maximum of 32 signal terminal control devices. It is a serial bus that can accommodate the data transmission bus, data reception bus, data transmission / reception clock, signal terminal group synchronization signal and data transmission bus occupied signal, etc. The main signal is tripled and TMR (Triple Modular) Redunancy).
데이터 송수신 클럭과 신호단말 그룹 동기신호는 신호단말 그룹 유지보수 장치에서 발생시켜 모든 신호단말 제어장치에게 버스 형태로 공급한다. 데이터 송신버스와 데이터 수신버스는 직렬 통신버스로서 각각의 신호단말 제어장치가 데이터를 송신 및 수신하는 버스이며 데이터 송신버스 점유신호는 송신 중재회로(23)에서 발생시키는 신호이다.The data transmission / reception clock and signal terminal group synchronization signal are generated by the signal terminal group maintenance unit and supplied to all signal terminal control units in the form of a bus. The data transmission bus and the data reception bus are serial communication buses, each of which is a bus for transmitting and receiving data by the signal terminal control apparatus, and the data transmission bus occupied signals are signals generated by the transmission arbitration circuit 23.
제3도는 삼중화 송신회로(22)의 구성도로서 버스 트랜시버부(33)와 송신 제어회로부(30)로 구성되어 신호단말 제어장치가 상위 레벨로 메시지를 송신할 경우에 삼중화하여 내보내는 기능을 수행한다.3 is a block diagram of the triplex transmission circuit 22, which is composed of a bus transceiver unit 33 and a transmission control circuit unit 30, and has a function of triplexing and outputting a signal when the signal terminal control device transmits a message to a higher level. Perform.
상기 버스 트랜시버부(33)는 송신 데이터(NTxD) 버스 트랜시버(34)와 데이터 송신버스 점유신호(AST)버스 트랜시버(35)로 구성되어 있으며 송신 데이터 버스 트랜시버(34)는 송신제어회로(30)로 부터 송신 가능신호(TxEN)를 어서트 했을 때 프로토콜 처리부(12)로부터 단일 송신 데이터(NTxD)를 세 개로 입력하여 삼중화 데이터(NTxD)로 만들어 신호 단말 버스(15)에 실어 준다. 데이터 송신버스 점유신호 버스 트랜시버(35)는 단일 데이터 송신버스 점유신호(AST)를 세 개로 입력하여 삼중화 데이터 송신버스 점유신호(TxAST)로 만들어 신호 단말 버스(15)에 실어준다. 또한 출력단자로도 출력시켜 송신 중재회로(23)에 가하여 송신 중재회로(23)내에 있는 중재 카운터를 정지 시킬 수 있도록 해준다.The bus transceiver unit 33 is composed of a transmission data (NTxD) bus transceiver 34 and a data transmission bus occupancy signal (AST) bus transceiver 35, and the transmission data bus transceiver 34 is a transmission control circuit 30. When the transmittable signal TxEN is asserted from the network, three pieces of single transmission data NTxD are inputted from the protocol processing unit 12 to be converted into triplex data NTxD and loaded on the signal terminal bus 15. The data transmission bus occupied signal bus transceiver 35 inputs three single data transmission bus occupied signals AST into triplex data transmission bus occupied signals TxAST and carries them on the signal terminal bus 15. It also outputs to the output terminal so that it can be added to the transmission arbitration circuit 23 to stop the arbitration counter in the transmission arbitration circuit 23.
송신 가능 신호가 어서트 되지 않았을때는 고임피던스 상태를 출력하므로 다른 신호단말이 송신 가능한 상태로 만들어 준다.When the transmittable signal is not asserted, the high impedance state is output, making other signal terminals transmitable.
상기 송신 제어회로(30)는 자체 송신금지 상태가 아니고 유지보수 명령 및 경보상태회로(24)로부터 송신 금지 명령(EXBLK)이 없으며 송신 중재회로(23)로부터 데이터 송신버스 점유신호가 입력되었을 때 송신 가능신호(TxEN)를 발생시켜 버스 트랜시버부(33)의 인에이블 단자에 가하여 송신 데이터와 데이터 송신 버스 점유신호를 삼중화하여 송신 가능하도록 만들어 준다. 또한 이 신호를 신호단말 버스(15)에 실어 주어서 신호단말 그룹 유지보수 장치에 현재 자신이 송신하고 있음을 알릴 수 있도록 해준다.The transmission control circuit 30 is not in its own transmission prohibition state, there is no transmission prohibition command (EXBLK) from the maintenance command and the alarm state circuit 24, and the data transmission bus occupied signal is input from the transmission arbitration circuit 23. The enable signal TxEN is generated and applied to the enable terminal of the bus transceiver section 33 to triple the transmission data and the data transmission bus occupied signal to enable transmission. This signal is also loaded on the signal terminal bus 15 so as to inform the signal terminal group maintenance device that it is currently transmitting.
송신제어회로(30)는 상기 송신 중재회로(23)의 출력과 데이터 송수신 클럭 고장신호(NCLKFT)가 입력되는 NOR 게이트(NO), 자체 송신금지 해제 명령신호(SCFUNBLK)와 외부 송신 금지 해제 명령신호(EXUNBLK)를 모두 반전시킨 신호와 리셋(RESET)신호가 입력되는 AND게이트(A1), 리셋(RESET)신호와 외부송신금지 해제 명령 신호(EXUNBLK)를 반전시킨 신호가 입력되는 AND 게이트(A2), 상기 NOR 게이트(NO)의 출력이 리셋(RESET) 단자에 입력되고 상기 AND 게이트(A1)의 출력이 셋트(SET)단자에 입력되며 반전출력단자(Q)에 자체 송신금지 신호(SLFBLK)를 출력하는 자체 송신금지 래치(31), 상기 AND 게이트(A2)의 출력이 리셋(RESET) 단자에 입력되고 외부 송신금지신호(EXBLK)가 클럭펄스 단자에 입력되는 외부 송신 금지 명령래치(32), 단일 데이터 송신버스 점유신호(AST)와 상기 자체 송신금지래치(31)의 정상 출력 및 외부 송신 금지 명령래치(32)의 반전출력(Q)이 입력되며 상기 버스 트랜시버부(34)에 신호를 출력하는 NAND게이트(NA)로 구성되어 있다.The transmission control circuit 30 includes a NOR gate NO to which the output of the transmission arbitration circuit 23 and the data transmission / reception clock failure signal NCLKFT are input, a self-prohibition cancel command signal SCFUNBLK, and an external transmission prohibition cancel command signal. AND gate (A1) to which the signal in which both (EXUNBLK) are inverted and the RESET signal are input, and AND gate (A2) to which the signal inverting the RESET signal and the external transmission prohibition cancel command signal (EXUNBLK) are input. The output of the NOR gate NO is input to a reset terminal, the output of the AND gate A1 is input to a set terminal, and a self-prohibition signal SLFBLK is applied to the inverting output terminal Q. An external transmission prohibition latch 31 for outputting the self-transmission prohibition latch 31, the output of the AND gate A2 to the reset terminal, and the external transmission prohibition signal EXBLK to the clock pulse terminal; A single data transmission bus occupied signal (AST) and the self transmission prohibition latch (31) And the inverted output Q of the external transmission prohibition command latch 32 are input and the NAND gate NA outputs a signal to the bus transceiver section 34.
자체 송신금지 래치(31)는 데이터 송수신 클럭 고장(NCLKFT)이나 장시간 송신버스 점유신호(LASTFT) 발생시 자체 송신금지 신호(SLFBLK)를 발생시켜 스스로 송신금지 상태가 되도록 하고 이 상태를 프로토콜 처리부(12)에 알려서 적절한 조치를 취할 수 있도록 해준다.The self-prohibition latch 31 generates a self-prohibition signal SLFBLK when a data transmission / reception clock failure (NCLKFT) or a long time transmission bus occupied signal (LASTFT) occurs so that the self-prohibition latch itself is in the transmission prohibition state. Inform them so they can take appropriate action.
데이터 송수신 클럭 고장이나 장시간 송신버스 점유신호 발생시 자체 송신금지 래치(31)는 리셋이 되므로 정상 출력(Q)에는 'ㄴ'신호가, 반전 출력(Q)에는 'H'신호가 출력되므로 송신 가능신호는 발생되지 않으며 이 상태는 유지보수 명령 및 경보상태회로(23)에 저장되어 필요시 신호단말 유지보수장치에서 읽어갈 수 있도록 되어 있다. 한편 프로토콜 처리부(12)로부터 리셋 명령이 오거나 자체 송신금지 해제 명령 (SLFUNBLK) 또는 유지보수 명령 및 경보상태 회로(23)으로부터 송신금지 해제 명령(EXUNBLK)에 의해 송신 가능신호를 발생시킬 수 있는 상태로 만들어 준다.In case of data transmission / reception clock failure or long time transmission bus occupied signal, self-prohibit latch 31 is reset, so 'b' signal is output to normal output (Q) and 'H' signal is output to inverted output (Q). Is not generated and this state is stored in the maintenance command and alarm state circuit 23 so that it can be read from the signal terminal maintenance device if necessary. On the other hand, it is possible to generate a transmittable signal by the reset command from the protocol processing unit 12 or by the self-prohibition cancel command (SLFUNBLK) or the maintenance command and the alarm prohibition command (EXUNBLK) from the alarm state circuit 23. Make it.
외부 송신금지 명령 래치(32)는 유지보수 명령 및 경보상태 회로(23)로부터 송신금지 명령이 입력되면 이 신호의 상승 모서리에서 트리거되므로 반전 출력(Q)에는 'ㄴ'신호가 나타나서 송신이 금지된다. 한편 프로토콜 처리부로(12)부터 리셋 명령이 오거나 유지보수 명령 및 경보상태 회로(23)로부터 송신금지 명령 해제 신호가 입력되면 이 외부 송신금지 명령 래치(32)는 리셋이 되므로 송신 가능한 상태로 된다.The external transmission prohibition command latch 32 is triggered at the rising edge of this signal when the transmission prohibition command is input from the maintenance command and the alarm state circuit 23, so the 'b' signal appears on the inverted output Q so that transmission is prohibited. . On the other hand, when a reset command is received from the protocol processing unit 12 or a transmission prohibition command cancel signal is input from the maintenance command and the alarm state circuit 23, the external transmission prohibition command latch 32 is reset, and thus is ready to be transmitted.
상기한 바와 같이 본 발명은 신호단말 장치내에서 고장이 발생하거나 상위로 부터의 명령에 의해 신호단말 버스로부터 분리되며 또한 자체적인 명령이나 상위로부터의 명령에 의해 다시 연결할 수 있고, 송신시에는 한 개의 신호를 삼중화하여 송신하므로 신뢰성있는 통신을 할 수 있으며 제어가 용이 한 효과를 가질 수 있다.As described above, the present invention can be disconnected from the signal bus by a failure in a signal terminal device or by a command from a higher level, and can be reconnected by its own command or a command from a higher level. Since the signal is tripled and transmitted, reliable communication can be achieved and control can be easily performed.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022830A KR930006893B1 (en) | 1990-12-31 | 1990-12-31 | Triple modular redundency transmitting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022830A KR930006893B1 (en) | 1990-12-31 | 1990-12-31 | Triple modular redundency transmitting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920014298A KR920014298A (en) | 1992-07-30 |
KR930006893B1 true KR930006893B1 (en) | 1993-07-24 |
Family
ID=19309245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900022830A KR930006893B1 (en) | 1990-12-31 | 1990-12-31 | Triple modular redundency transmitting circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930006893B1 (en) |
-
1990
- 1990-12-31 KR KR1019900022830A patent/KR930006893B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920014298A (en) | 1992-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0307931B1 (en) | Interface module for connecting collision detection LAN user terminals to a switching network having a different access mode. | |
JPS6333945A (en) | Local area data distribution system | |
CA2066400C (en) | Multiplexed synchronous/asynchronous data bus | |
CA2404250C (en) | Deterministic field bus and process for management of such a bus | |
KR930006893B1 (en) | Triple modular redundency transmitting circuit | |
EP0228954A1 (en) | Telephone line interface option module | |
US5663960A (en) | Chaining arrangement between intermediate modules, particularly of repeater type, of an installation provided with terminals communicating via a packets transmission link, and an installation thus equipped | |
GB2223381A (en) | Transmitting binary messages in a communication bus | |
KR930006031B1 (en) | Message transfer part system by common channel signalling method | |
KR950000968B1 (en) | Common channel signalling method | |
KR930002191B1 (en) | Method of signalling common channel | |
KR920005008B1 (en) | Signal terminal control system | |
KR950007438B1 (en) | Repeater of packet bus device for electronic exchanger | |
KR930006032B1 (en) | The implementation of level 3 in ccs no.7 mtp on tdx-1 | |
JP2669356B2 (en) | PDS transmission system | |
JP2739239B2 (en) | Node device of communication network | |
KR0161152B1 (en) | Communication apparatus with the facility of repeating the global bus in rs-485 | |
KR960001266B1 (en) | Data flow control arrangement for local area network | |
EP1505776B1 (en) | Bus interface for interconnection of cards in mac-equipped electronic equipment | |
JP2680200B2 (en) | Communication control device | |
KR930006862B1 (en) | Triple modular redundency method | |
KR0182643B1 (en) | Uni global bus compatible apparatus | |
KR950000969B1 (en) | Common channel signalling method | |
KR100232870B1 (en) | Mii-ir bus connection apparatus | |
KR0181117B1 (en) | Serial communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980616 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |