Claims (7)
고전자이동도 트랜지스터(HEMT)에 델타도우프층을 개재시켜 구성한 화합물반도체 소자에 있어서, 반절연성 화합물반도체 기판상에 형성되어 버피층이 되는 제1도전형의 제1반도체층과, 상기 제1반도체층상에 형성되는 제1도전형의 제2반도체층과, 상기 제2반도체층상에 한원자 두께로 형성되어 2차원 전자개스를 발생하는 정전우물이 되는 제2도전형의 제3반도체층과, 상기 제3반도체층상에 형성되는 제1도전형의 제4반도체층과, 상기 제4반도체층상에 형성되어 스페이서층이 되는 제1도전형의 제5반도체층과, 상기 제5반도체층상에 형성되어 전자공급층 역할을 하는 제2도전형의 제6반도체층과, 상기 제6반도체층상에 형성되어 캡층이 되는 제2도전형의 제7반도체층과, 상기 제7반도체층상의 소오스 및 드레인영역의 하부에는 고농도로 형성된 제2도전형의 이온주입영역과, 상기 제2도전형의 이온주입영역상에 형성된 소오스 및 드레인 전극과, 상기제7반도체층의 소오스 및 드레인영역을 제외한 소정부분이 애칭되어 노출된 제6반도체층상에 게이트전극을 구비함을 특징으로 하는 화합물반도체 소자.In a compound semiconductor device comprising a delta-doped layer interposed between a high electron mobility transistor (HEMT), a first semiconductor layer of a first conductivity type formed on a semi-insulating compound semiconductor substrate to be a buffy layer, and the first A second semiconductor layer of the first conductive type formed on the semiconductor layer, a third semiconductor layer of the second conductive type formed on the second semiconductor layer with a single atomic thickness to become an electrostatic well for generating a two-dimensional electron gas, A fourth semiconductor layer of a first conductive type formed on the third semiconductor layer, a fifth semiconductor layer of a first conductive type formed on the fourth semiconductor layer to be a spacer layer, and formed on the fifth semiconductor layer A sixth semiconductor layer of a second conductive type serving as an electron supply layer, a seventh semiconductor layer of a second conductive type formed on the sixth semiconductor layer to be a cap layer, and a source and drain region on the seventh semiconductor layer The second conductive type formed at a high concentration in the lower part A source electrode and a drain electrode formed on the ion implantation region, an ion implantation region of the second conductive type, and a gate electrode on the sixth semiconductor layer exposed by a predetermined portion except for the source and drain regions of the seventh semiconductor layer are exposed. Compound semiconductor device, characterized in that provided.
제1항에 있어서, 상기 제1도전형은 불순물이 도우프되지 않은 것이고, 제2도전형은 N형 불순물이 도우프된 것으로 이루어진 화합물반도체 소자.The compound semiconductor device of claim 1, wherein the first conductive type is not doped with impurities and the second conductive type is doped with N type impurities.
제1항에 있어서, 상기 제3반도체층이 델타도우프층인 화합물반도체 소자.The compound semiconductor device of claim 1, wherein the third semiconductor layer is a delta-doped layer.
고전자이동도 트랜지스터에 델타도우프층을 개재시켜 구성한 화합물반도체 소자의 제조방법에 있어서, 반절연성 화합물반도체기판상에 제1도전형의 제1반도체층, 제1도전형의 제2반도체층, 제2도전형의 제3반도체층, 제1도전형의 제4반도체층, 제1도전형의 제5반도체층, 제2도전형의 제6반도체층 및 제2도전형의 제7반도체층을 순차적으로 형성하는 제1공정과, 상기 제7반도체층의 소오스 및 드레인영역에 상기 제2반도체층의 소정두께가 겹치도록 제2도전형의 불순물을 고농도로 주입한 후 열처리하여 이온주입영역을 형성하는 제2공정과, 상기 이온주입영역의 상부에 소오스 및 드레인전극을 형성하는 제3공정과, 상기 제7반도체층의 게이트영역을 소정두께까지 애칭하여 제6반도체층의 일부를 노출시킨 후 상기 노출된 제6반도체층의 상부에 게이트전극을 형성하는 제4공정과 이루어짐을 특징으로 하는 화합물반도체 소장의 제조방법.In the method for manufacturing a compound semiconductor device comprising a delta-doped layer interposed in a high electron mobility transistor, the first semiconductor layer of the first conductive type, the second semiconductor layer of the first conductive type, on a semi-insulating compound semiconductor substrate, The third semiconductor layer of the second conductive type, the fourth semiconductor layer of the first conductive type, the fifth semiconductor layer of the first conductive type, the sixth semiconductor layer of the second conductive type, and the seventh semiconductor layer of the second conductive type A first implantation step is formed sequentially, and an ion implantation region is formed by implanting impurities of a second conductivity type in high concentration so that a predetermined thickness of the second semiconductor layer overlaps the source and drain regions of the seventh semiconductor layer. And a third step of forming a source and a drain electrode on the ion implantation region, and exposing a portion of the sixth semiconductor layer by nicking the gate region of the seventh semiconductor layer to a predetermined thickness. Gate on top of the exposed sixth semiconductor layer A method for producing a compound semiconductor small intestine, comprising the fourth step of forming a pole.
제4항에 있어서, 상기 제1반도체층에서 제7반도체층까지 MBE로 형성하는 화합물반도체 소자의 제조방법.The method of claim 4, wherein the compound semiconductor device is formed of MBE from the first semiconductor layer to the seventh semiconductor layer.
제4항에 있어서, 상기 제2반도체층에서 제6반도체층까지 500∼550℃정도의 온도에서 형성하는 화합물반도체 소자의 제조방법.The method of claim 4, wherein the second semiconductor layer is formed at a temperature of about 500 to 550 ° C. from the second semiconductor layer.
제4항에 있어서, 상기 제3반도체층은 델타도우프층으로 제2 및 제4반도체층 사이에 형성하는 화합물반도체 소자의 제조방법.The method of claim 4, wherein the third semiconductor layer is a delta-doped layer formed between the second and fourth semiconductor layers.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.