Claims (10)
제1전도형의 반도체기판의 표면근방에 상기 제1전도형과 반대형인 제2전도형의 불순물 확산영역으로 형성된 소스 및 드레인영역; 상기 소스영역 및 드레인영역 사이에 한정된 채널영역; 상기 채널영역상에 게이트절연막을 개재하여 형성된 게이트전극을 구비한 MOS 반도체장치에 있어서, MOSFET는 상기 소스 및 드레인영역 아래의 반도체기판에 각각 형성된 확산저지막을 더 구비한 것을 특징으로 하는 MOS 반도체장치.A source and a drain region formed near the surface of the first conductive semiconductor substrate, the impurity diffusion regions of the second conductive type opposite to the first conductive type; A channel region defined between the source region and the drain region; A MOS semiconductor device having a gate electrode formed on the channel region via a gate insulating film, wherein the MOSFET further comprises a diffusion blocking film formed on a semiconductor substrate under the source and drain regions, respectively.
제1항에 있어서, 상기 소스 및 드레인영역과, 채널영역은 상기 확산저지막상에 선택적으로 에피택셜 성장된 단결정층내에 형성된 것을 특징으로 하는 MOS 반도체장치.The MOS semiconductor device according to claim 1, wherein the source and drain regions and the channel region are formed in a single crystal layer selectively epitaxially grown on the diffusion blocking film.
제1항에 있어서, 상기 확산저지막은 실리콘 산화막인 것을 특징으로 하는 MOS 반도체장치.The MOS semiconductor device according to claim 1, wherein said diffusion blocking film is a silicon oxide film.
제1항에 있어서, 상기 실리콘 산화막은 1000∼2000Å의 두께로 형성된 것을 특징으로 하는 MOS 반도체장치.The MOS semiconductor device according to claim 1, wherein the silicon oxide film is formed to a thickness of 1000 to 2000 GPa.
제1항에 있어서, 상기 소스 및 디바이스은 LDD 구조인 것을 특징으로 하는 MOS 반도체장치.The MOS semiconductor device of claim 1, wherein the source and the device have an LDD structure.
제2항에 있어서, 상기 소스 및 드레인영역의 확산접합 깊이는 상기 확산저지막상에 형성되는 상기 단결정층의 두께로 조절하는 것을 특징으로 하는 MOS 반도체장치.The MOS semiconductor device according to claim 2, wherein the diffusion junction depth of the source and drain regions is controlled by the thickness of the single crystal layer formed on the diffusion blocking film.
확산접합 아래에 확산저지막을 가지는 MOS 반도체장치의 제조방법에 있어서, 제1전도형의 반도체기판에 필드산화막을 형성하여 액티브영역을 한정하고, 이 액티브영역상에 박막의 실리콘산화막을 형성하는 공정; 상기 실리콘산화막에 개구를 형성하고 이 개구에 노출된 반도체기판을 선택적으로 에피택셜 성장시켜 상기 실리콘산화막 상에 단결정층을 형성하는 공정; 상기 개구에 오버랩되는 단결정층상에 게이트산화막 및 게이트전극을 형성하는 공정; 및 상기 게이트전극에 셀프얼라인되게 상기 단결정층의 표면근방에 상기 제1전도형과는 반대형인 제2전도형의 불순물 확산영역을 형성하는 공정으로 구비한 것을 특징으로 하는 MOS 반도체장치의 제조방법.A method of manufacturing a MOS semiconductor device having a diffusion blocking film under a diffusion junction, comprising: forming a field oxide film on a first conductive semiconductor substrate to define an active region, and forming a thin silicon oxide film on the active region; Forming an opening in the silicon oxide film and selectively epitaxially growing a semiconductor substrate exposed to the opening to form a single crystal layer on the silicon oxide film; Forming a gate oxide film and a gate electrode on the single crystal layer overlapping the opening; And forming an impurity diffusion region of a second conductivity type opposite to the first conductivity type near the surface of the single crystal layer so as to be self-aligned with the gate electrode. .
제7항에 있어서, 상기 제2전도형인 불순물 확산영역을 형성한 후, 상기 게이트전극 측벽에 게이트측벽 스페이서를 형성한 후, 이 게이트측벽 스페이서에 셀프얼라인 되게 상기 단결정층의 표면근방에 상기 제2전도형의 불순물 확산영역보다 불순물농도가 더 강한 고농도의 불순물 확산영역을 형성하는 공정을 더 구비하는 것을 특징으로 하는 MOS 반도체장치의 제조방법.8. The method of claim 7, wherein after forming the second conductivity type impurity diffusion region, a gate sidewall spacer is formed on the sidewall of the gate electrode, and the gate is formed near the surface of the single crystal layer to be self-aligned to the gate sidewall spacer. A method of manufacturing a MOS semiconductor device, further comprising the step of forming a high concentration impurity diffusion region having a higher impurity concentration than a two conductivity type impurity diffusion region.
제8항에 있어서, 상기 제1전도형은 P형이고 상기 제2전도형은 n형인 것을 특징으로 하는 반도체장치의 제조방법.10. The method of claim 8, wherein the first conductivity type is P type and the second conductivity type is n type.
제7항에 있어서, 상기 실리콘산화막은 약 1000∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.8. The method of claim 7, wherein the silicon oxide film is formed to a thickness of about 1000 to 2000 microns.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.