KR920020631A - 반도체 장치의 다결정 실리콘층 식각방법 - Google Patents

반도체 장치의 다결정 실리콘층 식각방법 Download PDF

Info

Publication number
KR920020631A
KR920020631A KR1019910005469A KR910005469A KR920020631A KR 920020631 A KR920020631 A KR 920020631A KR 1019910005469 A KR1019910005469 A KR 1019910005469A KR 910005469 A KR910005469 A KR 910005469A KR 920020631 A KR920020631 A KR 920020631A
Authority
KR
South Korea
Prior art keywords
silicon layer
polycrystalline silicon
gas
etching method
plasma state
Prior art date
Application number
KR1019910005469A
Other languages
English (en)
Other versions
KR100194653B1 (ko
Inventor
김호기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910005469A priority Critical patent/KR100194653B1/ko
Publication of KR920020631A publication Critical patent/KR920020631A/ko
Application granted granted Critical
Publication of KR100194653B1 publication Critical patent/KR100194653B1/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

내용 없음

Description

반도체 장치의 다결정 실리콘층 식각방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 (가)-(다)는 본 발명의 식각방법을 보인 공정도.

Claims (10)

  1. 기판(11)에 실리콘 산화막(12)이 형성되고, 그 실리콘 산화막(12)에 형성된 다결정 실리콘층(13)의 표면에 포토 레지스트(14)를 도포한 후 다결정 실리콘층(13)을 식각하는 반도체 장치의 다결정 실리콘층 식각방법에 있어서, 플라즈마 상태에서 다결정 실리콘층(13)을 초벌식각하여 표면의 일부를 제거하고, 메인식각을 수행하여 나머지 다결정 실리콘층(13)을 모두 제거하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  2. 제1항에 있어서, 초벌식각시 플라즈마 상태는, Cl2가스, SF6가스 및 He가스를 베이스로 하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  3. 제2항에 있어서, 초벌식각시 플라즈마 상태는, Cl2가스를 10∼20 sccm, SF6가스를 150∼200 sccm 및 He 0∼50sccm로 하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  4. 제1항에 있어서, 초벌식각시 플라즈마 상태는, Cl2가스 및 SF6가스를 베이스로 하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  5. 제1항에 있어서, 초벌식각시 플라즈마 상태는, HCl2가스, SF6가스 및 He가스를 베이스로 하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  6. 제1항에 있어서, 초벌식각시 플라즈마 상태는, HCl2가스 및 SF6가스를 베이스로 하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  7. 제1항에 있어서, 초벌식각시 플라즈마 상태는, SF6가스 및 HE가스를 베이스로 하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  8. 제1항에 있어서, 초벌식각시 플라즈마 상태에서의 식각률이 5000∼7000Å/min인 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  9. 제1항에 있어서, 초벌식각은, 500∼1500Å정도 식각하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
  10. 제1항에 있어서, 초벌식각시 플라즈마 상태는, 전극간격을 0.6∼1.5㎝로 하고, 고주파 전력을 100∼400W로 하며, 진공압력을 250×10-3∼550×10-3Torr가 되게하는 것을 특징으로 하는 반도체 장치의 다결정 실리콘층 식각방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005469A 1991-04-04 1991-04-04 반도체 장치의 다결정 실리콘층 식각방법 KR100194653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910005469A KR100194653B1 (ko) 1991-04-04 1991-04-04 반도체 장치의 다결정 실리콘층 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005469A KR100194653B1 (ko) 1991-04-04 1991-04-04 반도체 장치의 다결정 실리콘층 식각방법

Publications (2)

Publication Number Publication Date
KR920020631A true KR920020631A (ko) 1992-11-21
KR100194653B1 KR100194653B1 (ko) 1999-06-15

Family

ID=67400533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005469A KR100194653B1 (ko) 1991-04-04 1991-04-04 반도체 장치의 다결정 실리콘층 식각방법

Country Status (1)

Country Link
KR (1) KR100194653B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596537B1 (ko) * 2004-12-28 2006-07-06 정인용 가정용 자연 건조기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490943B (zh) * 2010-01-26 2015-07-01 Ulvac Inc 乾式蝕刻方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596537B1 (ko) * 2004-12-28 2006-07-06 정인용 가정용 자연 건조기

Also Published As

Publication number Publication date
KR100194653B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR890015378A (ko) 다결정 실리콘층 에칭방법
KR950020974A (ko) 집적회로장치 제조방법
AU1602299A (en) High selectivity etching process for oxides
KR930014829A (ko) 에칭방법
KR920020631A (ko) 반도체 장치의 다결정 실리콘층 식각방법
KR970077353A (ko) 반도체 디바이스의 제조 방법
KR19990063182A (ko) 에칭방법
TW374203B (en) A method for forming a fine contact hole in a semiconductor device
KR970077209A (ko) 반도체 소자의 콘택 홀 형성 방법
KR920018858A (ko) 실리콘 함유층의 에칭방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
KR970005674B1 (en) Amorphous silicon mask for porous silicon selective growth
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR920005300A (ko) 다면구조 금속배선 형성방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR940016508A (ko) 경사면을 갖는 반도체 소자의 콘택 제조 방법
KR960005865A (ko) 반도체 소자의 금속배선 형성방법
KR940016470A (ko) 경사면을 갖는 콘택홀 형성방법
KR980005587A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR960002573A (ko) 반도체소자의 금속배선 제조방법
KR940015709A (ko) 반도체 소자의 알루미늄 배선 식각 방법
KR950015779A (ko) 반도체 소자의 캐패시터 표면 가공방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법
KR900003976A (ko) 반도체장치의 금속배선막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee