KR920008995Y1 - Limit circuit - Google Patents
Limit circuit Download PDFInfo
- Publication number
- KR920008995Y1 KR920008995Y1 KR2019900013807U KR900013807U KR920008995Y1 KR 920008995 Y1 KR920008995 Y1 KR 920008995Y1 KR 2019900013807 U KR2019900013807 U KR 2019900013807U KR 900013807 U KR900013807 U KR 900013807U KR 920008995 Y1 KR920008995 Y1 KR 920008995Y1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical
- circuit
- reference voltage
- output
- sawtooth wave
- Prior art date
Links
- 230000000052 comparative effect Effects 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 일반적인 수직회로의 개략 구성도.1 is a schematic configuration diagram of a general vertical circuit.
제2도의 (a), (b)는 수직사이즈 조정을 행하는 경우의 화면변화 상태를 나타낸 설명도.(A) and (b) of FIG. 2 are explanatory diagrams showing the state of screen change when vertical size adjustment is performed.
제3도는 이 고안에 따른 수직화상의 리미트회로의 블럭구성도.3 is a block diagram of a limit circuit of a vertical image according to the present invention.
제4도는 제3도의 상세회로도이다.4 is a detailed circuit diagram of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 비교 증폭부 15 : 기준 전압부10: comparative amplifier 15: reference voltage
20 : 펄스폭 변조부 U1 : OP앰프20: pulse width modulator U1: OP amplifier
U2,U3 : 비교기 Q1,Q2,Q3 : 트랜지스터U2, U3: Comparator Q1, Q2, Q3: Transistor
이 고안은 TV, 모니터의 수직화상의 리미트회로에 관한 것으로서, 더욱 상세하게는 수직화상을 한계치 이상으로 크게 조절하여도 화면의 수직크기 이상으로 화상이 디스플레이 되지 않도록 하여 항상 완전한 화면이 나타나도록 한 수직화상의 리미트회로에 관한 것이다.The present invention relates to a limit circuit of a vertical image of a TV or a monitor, and more particularly, a vertical display in which a full screen is always displayed by preventing the image from being displayed beyond the vertical size of the screen even when the vertical image is largely adjusted beyond the limit. It relates to a limit circuit of an image.
일반적으로 TV나 모니터등의 수직회로는 제1도와 같이 수직동기입력부(1)와 수직편향회로(2)와 수직사이즈조정부(3) 및 FBT의 1차측으로 이루어져서 수직동기신호를 입력받는 수직편향회로(2)에서 수직편향출력을 발생하며 수직사이즈 조정부(3)에 의해 수직사이즈의 디스플레이되는 크기가 변화 조정되어 화면을 최적의 상태로 만들수 있게 된다. 제2도의 (a), (b)의 같이 수직사이즈가 상, 하로 조절되는데 수직사이즈를 너무 크게 조정하면 제2도의 (b)와 같이 CRT의 디스플레이 영역을 벗어나는 화면의 디스플레이 영역으로 되어 CRT의 디스플레이 영역을 벗어나게 되는 화면의 영역이 디스플레이되지 않게 된다.In general, a vertical circuit such as a TV or a monitor consists of a vertical synchronous input unit 1, a vertical deflection circuit 2, a vertical size adjusting unit 3, and an FBT primary side as shown in FIG. 1 to receive a vertical synchronous signal. In (2), the vertical deflection output is generated, and the displayed size of the vertical size is changed and adjusted by the vertical size adjusting unit 3 to make the screen in an optimal state. As shown in (a) and (b) of FIG. 2, the vertical size is adjusted up and down. If the vertical size is adjusted too large, the display area of the CRT becomes a display area outside the display area of the CRT as shown in (b) of FIG. The area of the screen which is out of the area is not displayed.
이 고안은 이와같은 문제를 해결하기 위한 것으로서, 이 고안의 목적은 수직사이즈의 조절을 CRT의 디스플레이 영역내에서의 크기로 제한하므로서 이 영역보다 큰 화면영역의 발생을 방지하여 CRT의 스크린에 완전한 화상이 디스플레이되도록 한 수직화상의 리미트회로를 제공하는데 있다.This design solves this problem, and the purpose of this design is to limit the adjustment of the vertical size to the size within the display area of the CRT, thus preventing the occurrence of a screen area larger than this area, thus making the image of the CRT screen perfect. It is to provide a limit circuit of the vertical image to be displayed.
이와같은 목적을 달성하기 위한 이 고안의 특징은, 수직편향전류인 톱니파를 입력받아 기준전압과 비교하여 상기 톱니파의 진폭을 변화시키는 비교 증폭부와, 전원 전압을 분압 및 가변시키는 저항과 가변 저항으로 되어 상기 비교증폭부로 톱니파의 진폭을 변화시키기 위한 기준 전압을 제공하는 기준 전압부와, 상기 비교증폭부의 출력단에 연결되어 상기 비교 증폭부의 출력에 따라 펄스의 폭이 조정되어 모니터의 상부 제한값과 하부제한값을 수직 회로의 블랭킹 회로로 출력하는 펄스폭 변조부로 이루어지는 수직화상의 리미트 회로에 있다.The object of the present invention for achieving the above object is a comparison amplifier which receives a sawtooth wave which is a vertical deflection current and changes the amplitude of the sawtooth wave in comparison with a reference voltage, a resistor and a variable resistor which divides and varies the power supply voltage. And a reference voltage section for providing a reference voltage for changing the amplitude of the sawtooth wave to the comparison amplifier section, and a width of the pulse is adjusted according to the output of the comparison amplifier section by adjusting the width of the pulse according to the output of the comparison amplifier section. Is a limit circuit of a vertical image composed of a pulse width modulator for outputting a signal to a blanking circuit of a vertical circuit.
이와같은 이 고안에 따른 수직화상의 리미트 회로의 일실시예에 대하여 첨부도면에 따라서 상세히 설명하면 다음과 같다.One embodiment of such a limit circuit of a vertical image according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 이 고안에 따른 수직화상의 리미트 회로의 블럭구성도를 나타낸 것으로서, 수직 편향을 위한 톱니파를 입력받아 기준전압과 비교하여 증폭하는 비교증폭부(10)와, 상기 비교증폭부(10)로 기준전압을 제공하는 기준전압부(15)와, 상기 비교증폭부(10)의 출력을 펄스폭으로 변환하여 수직 회로의 블랭킹 회로(30)에 제공하는 펄스폭변조부(20)로 구성된다.3 shows a block diagram of a limit circuit of a vertical image according to the present invention. The comparison amplifier 10 amplifies a sawtooth wave for vertical deflection by comparing it with a reference voltage, and the comparison amplifier 10. A reference voltage section 15 for providing a reference voltage and a pulse width modulator 20 for converting the output of the comparison amplifier 10 into a pulse width and providing the blanking circuit 30 of the vertical circuit. .
제4도는 제3도의 상세회로를 나타낸 것으로서, 상기 비교 증폭부(10)는, 톱니파 입력을 다이오드(D1)와 저항(R1)을 통해 인가받아 스위칭되는 트랜지스터(Q1)와, 이 트랜지스터(Q1)에 의해 스위칭되는 트랜지스터(Q2)와, 이 트랜지스터(Q2)의 출력을 다이오드(D2)와 저항(R2)을 통해 반전입력단으로 제공받는 적분회로인 OP앰프(U1)와, 이 OP앰프(U1)의 출력을 저항(R4)을 통해 인가받아 스위칭되어 증폭 출력하는 트랜지스터(Q3)로 구성된다.4 shows a detailed circuit of FIG. 3, wherein the comparison amplifier 10 includes a transistor Q1 that is switched by receiving a sawtooth input through a diode D1 and a resistor R1, and the transistor Q1. A transistor Q2 switched by the < RTI ID = 0.0 > and < / RTI > an OP circuit U1 which is an integrated circuit provided with the output of the transistor Q2 to the inverting input terminal via the diode D2 and the resistor R2, and the OP amplifier U1. It is composed of a transistor (Q3) is applied to the output of the resistor (R4) is switched and amplified output.
그리고, 상기 기준 전압부(15)는 전원전압단(Vcc1)에 직렬로 연결된 저항(R3) 및 다이오드(D3)와, 상기 저항(R3)에 의해 분압된 전원전압을 가변시키는 가변 저항(VR1)으로 구성되며, 상기 OP앰프(U1)는 상기 기준 전압부(15)의 저항(R3)과 가변 저항(VR1)에 의해 분압된 전원전압을 기준전압으로서 비반전입력단으로 제공받는다.The reference voltage unit 15 includes a resistor R3 and a diode D3 connected in series to a power supply voltage terminal Vcc1, and a variable resistor VR1 for varying the power supply voltage divided by the resistor R3. The OP amplifier U1 receives the power supply voltage divided by the resistor R3 and the variable resistor VR1 of the reference voltage unit 15 as a reference voltage to the non-inverting input terminal.
한편, 펄스폭변조부(20)는 2개의 비교기(U2, U3)로 구성되는데, 상기 트랜지스터(Q3)의 증폭 출력을 콘덴서(C1)를 통해 상기 비교기(U2, U3)의 비반전입력단으로 제공받고, 저항(R7), (R8), (R9)의 직렬구성에서 2단 분압된 전원을 기준 전압으로서 비교기(U2), (U3)의 반전입력단으로 제공받도록 구성된다. 그리고, 두 비교기(U2), (U3)의 출력측을 공접시켜서 수직회로의 블랭킹회로의 입력단에 연결시킨다. 이때, 상기 비교기(U2), (U3)의 비반전입력단에 연결되는 저항(R5, R6)은 바이어스용이다.On the other hand, the pulse width modulator 20 is composed of two comparators (U2, U3), providing the amplified output of the transistor (Q3) to the non-inverting input terminal of the comparators (U2, U3) through the capacitor (C1). And supplied as a reference voltage to the inverting input terminals of the comparators U2 and U3 as a reference voltage in a series voltage divided by the resistors R7, R8, and R9. Then, the output sides of the two comparators U2 and U3 are made in common and connected to the input terminal of the blanking circuit of the vertical circuit. At this time, the resistors R5 and R6 connected to the non-inverting input terminals of the comparators U2 and U3 are for bias.
이와같이 구성된 이 고안은, 비교증폭부(10)의 다이오드(D1)와 저항(R1)을 통해 입력되는 톱니파가 트랜지스터(Q1)를 스위칭하게 되면 트랜지스터(Q1)와 직결합된 트랜지스터(Q2)가 스위칭되어 OP앰프(U1)의 비반전입력단에 인가되고, 기준전압부(15)의 저항(R3), 가변저항(VR1)에 의해 전원전압(Vcc1)이 분압되어 상기 OP앰프(U1)의 반전입력단에 인가된다.According to the present invention configured as described above, when the sawtooth wave input through the diode D1 and the resistor R1 of the comparative amplifier 10 switches the transistor Q1, the transistor Q2 directly coupled to the transistor Q1 is switched. The power supply voltage Vcc1 is divided by the resistor R3 and the variable resistor VR1 of the reference voltage section 15 to be applied to the non-inverting input terminal of the OP amplifier U1, thereby inverting the input terminal of the OP amplifier U1. Is applied to.
그리고, 상기 OP앰프(U1)에서는 비반전입력단으로 인가된 톱니파 전압과 반전입력단으로 인가된 기준 전압을 비교하여 출력하게 되고 이 OP앰프(U1)의 출력에 의해 트랜지스터(Q3)가 스위칭되므로 처음 입력되는 톱니파가 증폭 및 반전되어 출력된다. 이때, 기준전압부(15)의 가변저항(VR1)에 의해 상기 OP앰프(U1)의 출력 진폭이 변화된다.In addition, the OP amplifier U1 compares the sawtooth voltage applied to the non-inverting input terminal with the reference voltage applied to the inverting input terminal, and outputs the transistor Q3. The sawtooth wave is amplified and inverted and output. At this time, the output amplitude of the OP amplifier U1 is changed by the variable resistor VR1 of the reference voltage unit 15.
이와 같은 비교증폭부(10)의 출력은 펄스폭변조부(20)의 비교기(U2), (U3)의 각 비반전입력단에 동시에 입력된다. 여기서 비교기(U2)의 기준전압은 비교기(U3)의 기준전압보다 고전위로 되며 각각의 비교기(U2), (U3)에서는 차전압에 의한 출력이 발생되어 비교기(U2), (U3)의 합성출력단에는 구형파가 발생된다.The output of the comparison amplifier 10 is simultaneously input to each of the non-inverting input terminals of the comparators U2 and U3 of the pulse width modulator 20. Here, the reference voltage of the comparator U2 is higher than the reference voltage of the comparator U3, and the outputs of the comparators U2 and U3 are generated by the differential voltage, so that the combined output terminals of the comparators U2 and U3 are generated. A square wave is generated in.
이 구형파는 수직회로의 블랭킹회로에 입력되게 되는데, 상기 비교증폭부(10)의 가변저항(VR1)을 변화시키면 진폭이 변화되게 된다.The square wave is input to the blanking circuit of the vertical circuit. When the variable resistor VR1 of the comparative amplifier 10 is changed, the amplitude is changed.
즉, 가변저항(VR1)을 조정하면 비교 증폭부(10)의 OP앰프(U1)에서 출력되는 진폭이 콘트롤되고 펄스폭변조부(20)에서는 이 변화된 톱니파의 진폭에 의해 펄스의 폭이 조정되어서 블랭킹회로에 입력된다.That is, when the variable resistor VR1 is adjusted, the amplitude output from the OP amplifier U1 of the comparison amplifier 10 is controlled, and the pulse width modulator 20 adjusts the width of the pulse by the amplitude of the changed sawtooth wave. It is input to the blanking circuit.
따라서, 모니터의 상부 제한값과 하부제한값이 변화되게 되고 수직사이즈 조정부에서 수직사이즈를 CRT의 디스플레이 영역보다 크게 하여도 그 상, 하부의 제한값 이상으로 화상이 커지지 않게 되어 CRT의 디스플레이 영역내에 있게 된다.Therefore, the upper limit value and the lower limit value of the monitor are changed, and even if the vertical size is larger than the display area of the CRT by the vertical size adjusting unit, the image does not become larger than the lower limit value of the monitor, thereby remaining in the display area of the CRT.
이와같이 수직사이즈의 크기가 제한되므로 TV나 모니터의 수직사이즈의 조정볼륨을 조절하여도 그 제한폭이상으로의 크기증장이 되지 않게 되어 항상 완전한 화상을 디스플레이하게 된다.Since the size of the vertical size is limited in this way, even if the adjustment volume of the vertical size of the TV or monitor is not increased beyond the limit, the full size is always displayed.
이상에서와 같이 이 고안에 따른 수직화상 리미트 회로에 의하면, 수직편향전류인 톱니파를 입력받아 기준전압과 비교하여 증폭하는 비교증폭부와, 상기 비교증폭부로 기준 전압을 제공하는 기준 전압부와, 상기 비교증폭부의 출력을 펄스폭으로 변환하여 수직 회로의 블랭킹회로에 입력시키는 펄스폭 변조부로 구성되어 수직사이즈의 조정시 CRT의 디스플레이 영역내에서 조정이 이루어지도록 제한하게 되며, 이에 따라서 TV나 모니터에는 항상 완전한 화상이 디스플레이되어 제품의 품질을 향상시키게 되는 효과가 있게 된다.As described above, according to the vertical image limit circuit according to the present invention, a comparison amplifier unit for receiving a sawtooth wave, which is a vertical deflection current, and comparing the signal with a reference voltage, a reference voltage unit for providing a reference voltage to the comparison amplifier unit, and It consists of a pulse width modulator that converts the output of the comparison amplifier into a pulse width and inputs it to the blanking circuit of the vertical circuit, thereby limiting the adjustment in the display area of the CRT when adjusting the vertical size. The complete picture is displayed, which has the effect of improving the quality of the product.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900013807U KR920008995Y1 (en) | 1990-09-05 | 1990-09-05 | Limit circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900013807U KR920008995Y1 (en) | 1990-09-05 | 1990-09-05 | Limit circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007261U KR920007261U (en) | 1992-04-22 |
| KR920008995Y1 true KR920008995Y1 (en) | 1992-12-26 |
Family
ID=19303133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900013807U KR920008995Y1 (en) | 1990-09-05 | 1990-09-05 | Limit circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920008995Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420329B1 (en) * | 2001-12-29 | 2004-02-26 | 주식회사 엘지이아이 | Gas supplying device for gas oven range |
-
1990
- 1990-09-05 KR KR2019900013807U patent/KR920008995Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007261U (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008995Y1 (en) | Limit circuit | |
| US5942861A (en) | Front/back porch voltage-regulator of vertical focus control signal | |
| US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
| US4694226A (en) | Vertical deflection circuit with service mode operation | |
| JP3251086B2 (en) | Gamma correction circuit | |
| KR0137063Y1 (en) | Pincushion distortion correcting circuit fo display apparatus | |
| KR950003168Y1 (en) | Lens projection ration compensation circuit of projection apparatus | |
| KR950011306B1 (en) | Focus circuit of tv | |
| KR0160236B1 (en) | Picture distortion correction apparatus in image displayer | |
| KR940007991B1 (en) | Vertical dynamic focus circuit | |
| KR100254250B1 (en) | A circuit and method for controlling clamp level | |
| KR19980020968A (en) | Luminance adjusting device of video display equipment | |
| KR930020952A (en) | Service regulator for sawtooth generator of video display | |
| KR800000608B1 (en) | Television receiver | |
| KR940003318A (en) | Picture height adjuster for video display | |
| KR930003485B1 (en) | Blanking Pulse Control Circuit of TV | |
| KR950004651Y1 (en) | Circuit for limiting white color peak level dynamically | |
| KR0127536B1 (en) | Screen signal amplifier having the function of amplitude limit | |
| KR200143628Y1 (en) | Horizontal size correction circuit of image displayer | |
| KR920005452Y1 (en) | Pedestral clamping circuit of image amplifier circuit | |
| KR920007137Y1 (en) | Limit circuit of vertical size signal | |
| JP2505821Y2 (en) | Video output circuit | |
| KR920002646Y1 (en) | High voltage stabilization circuit | |
| EP0844790A3 (en) | Circuit for controlling the picture tube in a television receiver | |
| KR0162199B1 (en) | Brightness correction apparatus of a television |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20021129 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |