KR920008283B1 - 컴퓨터 시스템간 데이타 전송을 위한 장치 - Google Patents

Abstract

내용없음.

Description

컴퓨터 시스템간 데이터 전송을 위한 장치

제1도는 이 발명의 장치를 나타낸 블록도.

제2도 및 제3도는 제1도의 장치에 관련한 동작 타이밍도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 송신측 시스템 2 : 수신측 시스템

3 : 주파수 동기회로 4 : 번지모드 지정회로

5 : 라이트용 번지 카운터 6 : 데이터 모드 지정회로

이 발명은 시스템간 데이터 전송장치에 관한 것으로, 특히 상호 비동기적으로 운영되는 두 시스템간 데이터 통신이 가능하도록 한 컴퓨터 시스템간 데이터 전송장치에 관한 것이다.

통상 상용으로 사용되는 각종 컴퓨터시스템은 기기간 사양 및 구성이 상이한 것이 통례이며, 사용자의 요구에 따라서는 기기간 데이터를 서로 주고받는 장치를 사용하고자 할 때 송신측 시스템의 클럭과 수신측 시스템의 클럭이 서로 비동기적인 경우에는 데이터를 문제없이 주고받도록 별도로 구성된 데이터 전송용 인터페이스를 사용해야 한다.

이를 실현하는 종래 방식으로 수신측 시스템의 클럭을 송신측 시스템의 클럭에 맞추도록 변형하여 데이터를 전송하거나 또다른 방식으로 전송시 데이터에 특수한 데이터를 첨가하여 수신시 용이하게 데이터를 수신토록 하고 있다.

그러나 그 어느 경우라도 데이터 통신을 주고 받는 양 시스템의 하드웨어 또는 정보형태의 변형이라는 과정이 필요하게 된다. 이 과정을 실현하기 위해서는 수신측 시스템 사양이 다른 시스템으로 바꾸어 사용할 때 이에 맞추도록 재 설계가 요구되며, 또다른 방식에 의한다하더라도 경우에 따른 수정이 요구되는 것이다.

따라서, 이 발명의 목적은 데이터 전송이 요구되는 두 시스템의 사양이 변경되더라도 범용으로 사용될 수 있는 데이터 전송용 인터페이스를 제공하고자 하는 것으로 기억장치와 두 시스템간 상이한 주파수를 갖는 데이터의 동기를 맞추는 주파수 동기회로 및 상기 두 수단을 제어하는 주변회로를 구성하여 실현시킨 컴퓨터 시스템간 데이터 전송장치를 제공하는 것이다.

곧 이 발명이 해결하고자 하는 문제점들은 다음과 같이 요약된다.

두개의 컴퓨터 시스템 사이에 주파수 차이 및 위상차이가 있다면, 이 양자의 문제를 모두 해결해야 한다. 먼저 주파수 차이에 대한 문제는 이 발명에서는 메모리를 기억장치를 사용하여 송신측 시스템의 전송 데이터가 갖는 고유의 주파수로 상기 메모리에 라이트(write)시키고 수신측에서는 수신측 시스템이 갖는 고유의 주파수로 상기 메모리에 대해 리드(read)동작을 수행하여 문제를 해결한다. 또한 위상차이에 대한 문제는, 양 시스템의 데이터간 주파수 차이와 별도로 상호 시스템의 클럭의 동기가 서로 맞지 않기 때문에 상기 메모리를제어하는 양 시스템으로부터의 신호의 동기가 일치하지 않아 메모리 이용 및 송수신 타이밍에 문제가 있는 것으로서 수신측에서 메모리에 있는 송신된 데이터를 읽어올때 수신측보다 높은 주파수로 운영되는 송신측 시스템의 클럭의 동기를 기준으로 하여 이에 종속하여 전송된 데이터의 수신은 버퍼를 이용하여 수신측 클럭으로서 안정되게 읽어오도록 한다.

이를 위한 이 발명의 구성이 제1도에 도시되있다.

이 발명은 송신측 클럭에 따라 송신 데이터가 기입되는 메모리와, 이에 연결된 번지모드 지정회로(4)와, 데이터모드 지정회로(6)로 구성되고 상기 번지모드 지정회로 (4)에는 송신시스템(1)으로부터의 클럭에 따라 라이트용 번지가 발생되는 라이트용 번지 카운터(5)가 연결되며, 수신측시스템(2)으로부터의 클럭에 따라 리드용 번지를 발생하는 리드용 번지카운터(7)가 수신측 시스템(2)에 연결되고, 상기 두 시스템의 클럭을 받아 동기를 조절하는 주파수 동기회로(3)는 리드용 타이밍버퍼(8)에 연결되고 상기 번지모드 지정회로(4) 및 데이터 모드 지정회로(6)에 연결되어 상기 RAM으로부터 송신된 데이터를 수신하도록 구성된다.

제1도에 블록도로서 도시된 본 발명의 장치의 작용을 제2도 및 제3도의 타이밍도를 참조하여 기술한다.

송신측 시스템(1)에서의 클럭을 수신측 시스템(2)의 클럭보다 높은 것으로 상정한다.

송신측 시스템으로부터의 데이터는 RAM을 거쳐 전달되는데 RAM은 읽기신호 및 쓰기신호인 제어신호가 필요한 것으로, 수신측과 송신측에서 모두 이용하고 있으나 시스템의 신호는 서로 그 동기가 맞지 않기 때문에 위상차 문제가 발생하므로 본 발명에서는 이를 위해 다음과 같은 수단이 사용된다.

먼저, 송신측에서 보내져오는 데이터는 제2도(A)와 같으며, 이 데이터는 RAM에 기억되는데 기억되려면 RAM은 번지와 그 번지에 들어갈 데이터가 필요한 것으로서 RAM에 전송하는데 필요한 라이트 번지 발생과 라이드모드의 지정은 송신측 시스템 (1)의 동기에 맞추어 제2도(B)와 (E)와 같이 출력된다. 즉 제1도에서 송신측 시스템 (1)에 연결된 라이트용 번지카운터(5)는 데이터가 기입될 장소를 지정하는 라이트 번지가 발생되고 이에 연결된 번지모드지정회로(4)는 RAM이 라이트 모드임을 지정하는 신호(E)가 시스템(1)의 동기에 맞추어 출력된다. 동시에 시스템(1)로부터의 데이터(A)는 데이터 모드 지정회로(6)을 통해 RAM에 기억된다.

이러한 일련의 동작은 송신측 시스템의 클럭에 동기되는 것이다.

RAM에 대한 데이터의 라이드동작은 라이트 모드가 설정된 기간동안에 기입되는데 제2도(E)와 같이 Ts2/2시간 동안에만 유효하다.

이와같이 RAM에 써넣어진 데이터는 수신측시스템(2)에서 그 데이터를 읽어온다. 쓰기동작과 거의 유사하게 수신측 시스템으로부터는 읽기 위한 제어신호가 발생된다. 즉, 리드용 법지 카운터(7)로부터 읽어온 번지를 지정하는 신호는 수신측 시스템의 클럭에 동기가 맞추워져 있으므로 도면에는 송신측으로부터의 신호와 동기가 맞지 않음이 도시되어 있다. 그리고 그 주파수도 다르므로 Ts2와 Ts1의 시간은 서로 상이한 것으로 송신측 시스템보다 느린 주파수와 증가되는 신호이다. 이때 발생되는 동작문제는 주파수동기회로(3)에 의해서 해결된다.

즉, 이 회로는 리드번지 카운터에 새로이 번지가 수신측 시스템(2)의 클럭에 의하여 지정되면 그후 RAM에 쓰기동작을 수행한 직후부터 그다음 쓰기 동작 수행전까지의 시간인 Ts/2(제2도(E) 참조)시간 동안에 새로이 지정된 리드 번지에 대하여 RAM으로부터 읽기 동작을 수행한다.

이때 이와같이 읽기 동작이 수행될때 비동기적인 리그번지에 대하여 안정된 리드번지를 공급하기 위해서 제2도(D)와 같이 제2도(E)의 리드 모드 지정시 리드번지를 래치(latch)하는 리드용 타이밍 버퍼(8)가 필요하다.

제2도(D)의 동기된 기준은 제2도(E) 즉 리드모드 설정시간인 송신측 시스템의 동기에 맞추어져 있다. 이렇게 하여 읽혀진 데이터는 송신측 시스템에 동기되어 발생되므로 수신측 시스템(2)에 도달하기 위해서는 타이밍 조작이 필요하고 이는 제1도의 리드용 타이밍 버퍼(8)에서 이루어진다.

즉, 제2도(F)와 같이 제2도(E)에 나타낸 리드모드 지정구간중 읽혀진 송신측 시스템(1)에 동기되는 데이터에 대하여 그 다음 리드모드 시작시에 수신측 시스템(2)에 데이터를 전송하도록 한다. 이렇게 하므로써 송신측 시스템(1)에 동기되어 읽혀진 데이터가 안정된 타이밍 여유를 가지고 송신측 시스템(1)에 대하여 비동기적인 수신측 시스템(2)에 전송상의 에러 없이 전송된다. 그리고, 제2도(G)는 제2도(C)와 같이 수신측 시스템(2)의 클럭에 동기되어 그 시스템(2)측에서 받아들이는 데이터를 도시한 것이다. 제2도에서의 화살표는 제1도 장치에서의 데이터 흐름을 명확히 하기 위해 도시된 것이다.

제3도는 양 시스템상의 데이터 관계를 도시한 것이다.

시간에 따라 제 3도(B)와 같이 순차적으로 발생되는 송신측 시스템(1)으로부터 데이터(D1´-DK´)와 (D1˝-Dk˝)를 수신측 시스템(2)에 전송하기 위하여 필요로 되는 타이밍 조건이 도시되있다. 제3도(C)는 수신측 시스템(2)에서의 T2의 주기를 갖는 클럭 파형을 나타낸 것으로 제3도(B)와 같이 순차적으로 발생되는 데이터(D1´-Dk´)에 해당되는 K개의 데이터를 수신시스템(2)이 받아들이기 위해서는 적어도 제3도(C)의 수신측 시스템(2)클럭이 K번 이상(T2×k이상)발생되는 동안 제3도(A)와 같이 수신측 시스템(1)의 데이터(D1´-Dk´의 데이터 D´)를 한번 이상 메모리에 라이트(write)해야 한다.

이와같이 제3도의 타이밍도는 제1도 시스템에서 이루어지므로 데이터 전송이 문제없이 전송된다.

상기 기술한 이 발명의 장치로서, 디스플레이용 데이터 또는 그외 주기적 반복성을 갖는 데이터의 비동시스템간 전송을 할때 종래와 같이 그 전송을 위한 내부회로의 수정 또는 입출력 데이터의 변형이 없이 데이터 전송이 가능하다.

Claims (1)

1. 상호 비동기적 클럭 및 서로 다른 주파수로 운영되는 두 컴퓨터 시스템간 데이터 통신을 수행하기 위한 장치에 있어서, 송신측 클럭에 따라 송신 데이터가 기입되도록 기억장치와, 이에 연결되는 번지 모드 지정회로(4) 및 송신측 데이터를 상기 기억장치에 보내는 데이터 모드 지정회로와, 라이트용 번지카운터로 구성되고, 상기 번지 모드지정회로(4)에는 송신 시스템으로부터의 클럭에 따라 라이트용 번지가 발생되는 상기 라이트용 번지 카운터가 연결되며, 수신측 시스템으로부터의 클럭에 따라 리드용 번지를 발생하는 리드용 번지 카운터와, 상기 두 시스템의 클럭을 받아 동기를 조절하는 주파수 동기 회로와, 상기 리드용 번지 카운터 출력과 주파수 동기 회로의 출력에 따라 상기 번지 모드 지정회로에 읽기 위한 제어신호를 보내고 기억장치의 데이터를 받아 수신측에 보내는 리드용 타이밍 버퍼로 구성된 것을 특징으로 하는 컴퓨터 시스템간 데이터 전송장치.

Images