KR920008007Y1 - 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로 - Google Patents

버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로 Download PDF

Info

Publication number
KR920008007Y1
KR920008007Y1 KR2019870023084U KR870023084U KR920008007Y1 KR 920008007 Y1 KR920008007 Y1 KR 920008007Y1 KR 2019870023084 U KR2019870023084 U KR 2019870023084U KR 870023084 U KR870023084 U KR 870023084U KR 920008007 Y1 KR920008007 Y1 KR 920008007Y1
Authority
KR
South Korea
Prior art keywords
fdc
floppy disk
control circuit
decoder
disk control
Prior art date
Application number
KR2019870023084U
Other languages
English (en)
Other versions
KR890014592U (ko
Inventor
박희봉
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870023084U priority Critical patent/KR920008007Y1/ko
Publication of KR890014592U publication Critical patent/KR890014592U/ko
Application granted granted Critical
Publication of KR920008007Y1 publication Critical patent/KR920008007Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2512—Floppy disks

Landscapes

  • Bus Control (AREA)

Abstract

내용 없음.

Description

버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로
제1도는 종래의 플로피 디스크 콘트롤 회로의 블럭 구성도.
제2도는 종래의 플로피 디스크 콘트롤 회로의 상세 회로도.
제3도는 본 고안의 플로피 디스크 콘트롤 회로의 블럭 구성도.
제4도는 본 고안의 플로피 디스크 콘트롤 회로의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 플로피 디스크 콘트롤러(Floppy Disk Conroller)
2 : 디코어더(Decoder) 3 : FDC 제어부
4 : 데이타 버퍼
5 : 플로피 디스크 드라이브(Floppy Disk Driver)의 접속 콘넥터(Connector)
A1~A4: 앤드게이트 N1: 낸드 게이트
OR1~OR3: OR게이트 I1, I2: 인버터
R1~R3: 저항 SW1, SW2: 스위치
본 고안은 기존의 플로피 디스크 콘트롤 회로에서 버퍼를 제거하여 사용할 수 있도록 한 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로에 관한 것이다.
종래의 플로피 디스크 콘트롤 회로로서는, 제1도 및 제2도에 도시한 바와같이 플로피 디스크 콘트롤러(Floppy Disk Conroller : 이하 "FDC"라 약칭함)(1)에 데이타버퍼(4), FDC제어부(3), 디코오더(2) 및 FDC(1)의 제어신호를 지령하는 제어부(6)로 연결 접속구성된 것이므로, 이는, 여러종류의 TTL과 디코오더 로직회로로서 구성되어 있으며 항상 데이타 버퍼(4)를 사용하여야 하는 것으로서, 이와같이 구성된 종래 FDC 회로의 동작을 설명하면 다음과 같다.
제2도에서 스위치(SW1)를 온상태로 하여 OR게이트(OR1), (OR2)의 일측 입력단자에 로우상태의 신호를 인가하고, 이때 OR게이트(OR1)에서 출력되는 로우상태의 신호와 스위치(SW1)에 의한 로우상태의 신호를 디코오더(2)의 인에이블 단자(E1),(E2)에 각각 인가하므로서 디코오더(2)를 인에이블(Enable)시키게 된다.
또한 이때 OR게이트(OR1),(OR2)의 출력 신호는 앤드게이트(A1),(A2) 및 인버터(I2)를 통하여 데이타 버퍼(4)를 인에이블 시키게 되므로, 디코오더(2)에 의하여 데이타 방향이 결정되어 데이타 버퍼(4)를 제어하게 된다.
한편 FDC(1)을 디스에이블(Disable)시키려면 스위치(SW1)를 오프 상태로 하여 OR게이트(OR1),(OR2)의 일측 입력단자에 하이 상태의 신호를 인가하므로서 디코오더(2)를 디스에이블 시키게 되므로, FDC(1)를 제어하지 못하게 되고, 또한 데이타 버퍼(4)도 디스에이블되어 데이타 버퍼(4) 양단간에 미지의 데이타를 막도록 되어 있다.
즉, 종래의 이와 같은 FDC 제어회로로는, FDC(1)의신호를 이용하여 FDC(1)의 내부레지스터만을 제어하는 것이기 때문에 FDC(1)를 디스에이블 시키려면 내부 레지스터를 동시에 디스 에이블 시켜야 하고, 데이타버퍼(4)를 사용하여 데이타 버스 상에 존재하는 미지의 데이타를 차단하여야 하는 것이어서, 데이타버퍼(4)를 사용하지 않는 경우 종래의 이와같은 회로로서는 FDC(1)의 내부 레지스터만을 디스에이블한 것에 불과하여 FDC(1) 전체를 완전히 디스 에이블 하지 못한 상태가 된다.
이와같은 상태에서 데이타 버스상의 데이타는 FDC(1)가 디스에이블된 것으로 인식하고 다른 동작을 수행하게 되므로서 시스템 자체에 악영향을 미치게 되는 문제점이 있는 것이다.
또한 종래의 이와같은 FDC 회로는 버퍼의 사용으로 회로 구성의 면적이 넓어지게 됨은 물론 제작 설치시 코스트가 상승하게 되는 결점이 있었다.
본 고안은 이와같은 점을 감안하여 FDC에 접속되는 버퍼를 제거하여 그의 구성을 간단히 하므로서 설치면적의 극소화는 물론 제품의코스트를 경감할 수 있도록 안출한 것으로서 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제3도 및 제4도에 도시한 바와같인 FDC(1)의 각 어드레스 입력단자에 디코오더(2)의 각 어드레스 출력단자를 접속하고, 상기 디코오더(2)의 인에이블 단자에는 저항(R3), 스위치(SW2) 및 OR게이트(OR3)의 일측 입력단자를 접속하고, 상기 OR게이트(OR3)의 출력단자는 FDC(1)의 DMA ack (Direct Memory Access Acknowledge의 약칭임) 단자와 연결 접속하여 구성한다.
미설명부호 B+는 전원단자이다.
이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
제4도에 도시한 FDC(1)에서 입/출력 슬로트(Slot)(도시생략함)로 DMA를 요구하면 CPU(도시 생략함)에서는 이를 판단하여 DMA ack신호를 FDC(1)에 인가하며, 디코오더(2)에서는 FDC(1)의 제어를 위한 입/출력 어드레스 신호를 출력하고, 이를 플로피 디스크에 인가하여 실행이 이루어지는 것으로서, 이를 좀 더 상세히 설명하면 다음과 같다.
스위치(SW2)를 온상태로 하여 OR게이트(OR3)의 일측 입력단자와 디코오더(2)의 인에이블 단자에 로우상태의 신호를 인가하면 OR게이트(OR3)는 타측 입력단자에 인가되고 있는 로우상태의신호를 게이트하여 FDC(1)에 인가하고, 인에이블 단자에 로우 상태의 신호가 인가되고 있는 디코오더(2)는 인에이블 상태가 되어 FDC(1)의 제어를 위한 어드레서 신호를 출력하게 되므로 FDC(1)가 인에이블이 된다.
한편 스위치 (SW2)를 오프 상태로 하여 OR게이트(OR3)의 일측 입력단자와 디코오더(2)의 인에이블 단자에 하이상태의 신호를 인가하면, OR게이트(OR3)는 타측 입력단자에 인가되고 있는 로우상태의신호를 게이트하여 하이상태의 신호로서 FDC(1)에 인가하게 되므로 FDC(1)는 디스에이블 상태가 되고, 인에이블 단자에 하이상태의 신호가 인가되고 있는 디코오더(2) 역시 디스에이블 상태가 되어 FDC(1)의 제어를 위한 어드레스 신호를 차단하게 되므로 FDC(1)는 완전히 디스에이블 상태가 된다.
즉, 스위치(SW2)로서 FDC(1)의 내부 레지스터 및 FDC(1) 자체를 완전히 인에이블 또는 디스에이블 상태로 제어할 수가 있게 되므로, 종래 플로피 디스크 콘트롤 회로에서의 데이타 제어부 및 데이타 버퍼는 필요하지 않게 된다.
또한 FDC(1)에 인가되는신호를 스위치(SW2)에 의하여 하이상태의 신호로서 인가하게 되므로 FDC(1) 자체는 완전히 디스에이블 상태가 되어 데이타버스에 실린 미지의 데이타는 시스템에 전혀 영향을 끼치지 않게 된다.
이상에서 설명한 바와 같이 동작되는 본 고안은 버퍼를 사용하지 않고서도 FDC의 제어를 유용하게 할 수 있는 것이므로 제품의 구성시 구성 면적의 극소화는 물론 제품의 코스트를 격감시킬 수 있는 유용한 고안인 것이다.

Claims (1)

  1. 플로피디스크 콘드롤러(FDC)의 인에이블 또는 디스에이블 상태를 제어하는 플로피 디스크 콘트롤 회로에 있어서, FDC(1)의 각 어드레서 입력단자에 디코오더(2)의 각 어드레서 출력단자를 접속하고, 상기 디코오더(2)의 인에이블 단자에는 저항(R3), 스위치(SW2) 및 OR게이트(OR3)의 일측 입력단자를 접속하고, 상기 OR게이트(OR3)의 출력단자는 FDC(1)의 DMA ack단자와 연결 접속하여 버퍼를 사용하지 않고 FDC의 인에이블 또는 디스에이블 제어를 원활히 행할 수 있도록 구성한 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로.
KR2019870023084U 1987-12-24 1987-12-24 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로 KR920008007Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023084U KR920008007Y1 (ko) 1987-12-24 1987-12-24 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023084U KR920008007Y1 (ko) 1987-12-24 1987-12-24 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로

Publications (2)

Publication Number Publication Date
KR890014592U KR890014592U (ko) 1989-08-10
KR920008007Y1 true KR920008007Y1 (ko) 1992-10-22

Family

ID=19270735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023084U KR920008007Y1 (ko) 1987-12-24 1987-12-24 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로

Country Status (1)

Country Link
KR (1) KR920008007Y1 (ko)

Also Published As

Publication number Publication date
KR890014592U (ko) 1989-08-10

Similar Documents

Publication Publication Date Title
US4458313A (en) Memory access control system
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
US4728822A (en) Data processing system with improved output function
US4419592A (en) Bidirection data switch sequencing circuit
US4344130A (en) Apparatus to execute DMA transfer between computing devices using a block move instruction
US6160421A (en) Voltage translator circuit which allows for variable low voltage signal translation
JPH08263185A (ja) プログラム可能なプルアップバッファ
US4894558A (en) Power saving input buffer for use with a gate array
KR920008007Y1 (ko) 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로
JP2504837B2 (ja) 半導体集積回路装置
JP4190593B2 (ja) バス上の容量結合を補償する補償回路を有するデータ処理システム
JPS61190635A (ja) マイクロコンピユ−タ
JP2500100Y2 (ja) 出力デ―タ制御回路
KR100289806B1 (ko) 프로그래머블 입출력장치
EP0976055B1 (en) Data-path architecture for speed
JPH0237067Y2 (ko)
KR890008835Y1 (ko) 컴퓨터 시스템의 비동기통신 포트 선택회로
JPH0710421Y2 (ja) 出力デ−タ制御回路
JPS599306Y2 (ja) デ−タ処理装置
KR930006379B1 (ko) 퍼스널 컴퓨터에서의 어드레스 변경회로
JPH0535914B2 (ko)
JPH0897361A (ja) 入出力ポート
JPH02214328A (ja) 出力制御装置
KR890006511Y1 (ko) 디엠에이씨의 버스사용 제어회로
KR900008883Y1 (ko) 버스 싸이클 신호 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee