KR920007329Y1 - High voltage stabilization circuit - Google Patents
High voltage stabilization circuit Download PDFInfo
- Publication number
- KR920007329Y1 KR920007329Y1 KR2019900007473U KR900007473U KR920007329Y1 KR 920007329 Y1 KR920007329 Y1 KR 920007329Y1 KR 2019900007473 U KR2019900007473 U KR 2019900007473U KR 900007473 U KR900007473 U KR 900007473U KR 920007329 Y1 KR920007329 Y1 KR 920007329Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- fbt
- circuit
- transformer
- high pressure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 발진회로 2 : FBT1: oscillation circuit 2: FBT
3 : 고압안정화회로 5 : 제2의 트랜스3: high pressure stabilization circuit 5: second transformer
6 : 펄스발생회로6: pulse generating circuit
본 고안은 고압 안정화 회로에 관한 것으로, 특히 TV 세트 및 모니터세트에 고압을 공급해주기 위해 사용되는 FBT의 부하변동에 따른 고압변동을 개선해주기 위한 고압안정화 회로에 관한 것이다.The present invention relates to a high pressure stabilization circuit, and more particularly, to a high pressure stabilization circuit for improving the high pressure fluctuations caused by the load fluctuation of the FBT used to supply high pressure to TV sets and monitor sets.
일반적으로 FBT의 2차측에는 TV세트나 모니터 세트의 CRT 애노드가 부하로 연결된다. 따라서 상기 부하(CRT)의 공급전압이 변동되므로써 FBT의 고압발생이 변동되며, 상기 FBT에 있어서 부하변동에 따른 고압변동이 크다는 것은 CRT의 화면에 나타나는 화상의 크기가 변동됨으로써 크게 변하는 것을 의미하기 때문에 FBT의 특성 조정상에서 고압변동을 최소화하려는 노력이 있어왔다.In general, the secondary side of an FBT is connected to the CRT anode of a TV set or monitor set as a load. Therefore, the high voltage generation of the FBT is changed by the change in the supply voltage of the load CRT, and the high pressure variation due to the load change in the FBT means that the size of the image appearing on the screen of the CRT is greatly changed. Efforts have been made to minimize high pressure fluctuations in the adjustment of FBT characteristics.
또한 최근에 CRT 화면의 대형화추세에 있어서, 즉, 25인치 내지 43인치의 대형화면이 출현함에 따라서 상기한 고압변동의 영향이 크게 나타나게 되었다.In addition, in recent years, the trend of the larger size of the CRT screen, that is, the appearance of a large screen of 25 inches to 43 inches has been greatly affected by the above-mentioned high pressure fluctuation.
이에 맞추어 상기 고압변동을 FBT에서 최소화시킬뿐만 아니라 회로구성적으로도 고압을 안정화시키기 위한 노력과 연구가 진행되어 다양한 고압안정화 회로가 고안되었다.Accordingly, various high pressure stabilization circuits have been devised by researches and efforts to stabilize the high pressure as well as minimize the high voltage fluctuation in the FBT.
제1도는 상기한 종래의 고압안정화 회로도로서, 발진회로(1)에서 발진된 구동신호에 따라 트랜지스터(Q)가 동작하여 FBT(2)를 구동시킴으로써, FBT(2)의 고압출력단(4)를 통해 고압을 CRT의 애노드로 전달한다.FIG. 1 is a conventional high voltage stabilization circuit diagram, in which the transistor Q is operated in accordance with a drive signal oscillated in the oscillation circuit 1 to drive the FBT 2, thereby driving the high voltage output stage 4 of the FBT 2. The high pressure is delivered to the anode of the CRT.
이때, 상기 FBT(2)의 고압출력단(4)에서 분압저항(R1)(R2)의 전압분배에 의한 분배전압을 고압안정화회로(3)에 피드백(Feed back)시켜, 이것과 비교전압과의 차이를 검출하여 상기 FBT(2)에 입력되는 전압(B+)을 조정하는 구성으로 부하변동에 따른 고압변동을 안정화시켰다. 그러나, 상기한 종래의 구성은 FBT(2)에 공급되는 전압(B+)이 가변되기 때문에 상기 FBT(2)와 병렬로 연결되어 FBT(2)로부터 B+전원 및 편향전류를 공급받는 편향요오크(DY : 도시되지 않음)의 편향감도를 변경시키게 되므로, 부하변동에 따른 고압변동을 안정화시킨다 할지라도 그 결과는 편향요오크(DY)의 영향때문에 실질적인 고압변동의 안정화 효과가 실효성이 없는 단점이 있었다.At this time, at the high voltage output terminal 4 of the FBT 2, the divided voltage due to the voltage division of the voltage divider resistors R 1 and R 2 is fed back to the high voltage stabilization circuit 3, and the comparison voltage is compared with this. By detecting the difference between and to adjust the voltage (B + ) input to the FBT (2) to stabilize the high pressure variation in response to the load variation. However, in the above-described conventional configuration, since the voltage B + supplied to the FBT 2 is variable, it is connected in parallel with the FBT 2 so that the B + power and the deflection current are supplied from the FBT 2. Since the deflection sensitivity of oak (DY: not shown) is changed, even if the high pressure fluctuation is stabilized according to the load fluctuation, the result is that the stabilization effect of the substantial high pressure fluctuation is ineffective due to the influence of the deflection yoke (DY). There was this.
환언하면, 상기한 B+전원의 변동(이는 고압변동을 보상하기 위해 발생됨)에 따른 편향요오크의 편향외곡이 발생하는 문제가 있었다.In other words, there is a problem that the deflection distortion of the deflection yoke occurs due to the fluctuation of the B + power source (which is generated to compensate for the high pressure fluctuation).
본 고안은 상기한 종래의 제반문제점을 개선하기 위하여 안출한 것인바, 본 고안의 목적은 FBT에 입력되는 전원과 편향요오크에 입력되는 전원을 Vin전원으로 공급해 주고, 편향요오크의 편향감도 변화에 의한 화면크기의 변화에의 영향이 없도록 하며 고압출력측에 제2의 트랜스와 펄스발생회로를 구성한 고압안정화 회로를 제공함에 있다.The present invention is devised to improve the above-mentioned conventional problems, the object of the present invention is to supply the power input to the FBT and the power input to the deflection yoke to Vin power, the deflection feeling of the deflection yoke It is to provide a high pressure stabilization circuit having a second transformer and a pulse generating circuit on the high voltage output side without affecting the change of the screen size caused by.
상기한 본 고안의 목적을 실현하기 위한 기술적 구성으로는, FBT의 1차측과 고압안정화 회로에 Vin 전압이 공급되도록 하고, 상기 FBT의 2차측에 제2의 트랜스를 구성하여 CRT의 애노드 단자로 연결시키며, 상기 제2의 트랜스에 펄스발생회로와 고압안정화회로를 접속하여 구성함을 특징으로 한다.As a technical configuration for realizing the object of the present invention described above, Vin voltage is supplied to the primary side of the FBT and the high voltage stabilization circuit, and a second transformer is formed on the secondary side of the FBT to be connected to the anode terminal of the CRT. And a pulse generation circuit and a high pressure stabilization circuit are connected to the second transformer.
이하, 첨부된 도면에 의하여 본 고안의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, the preferred embodiment of the present invention in detail by the accompanying drawings as follows.
제2도는 본 고안의 회로도로서, 발진회로(1)에 발진 트랜지스터(Q)를 통해 FBT(2)를 거쳐 CRT의 애노드단자(4)로 연결된 회로에 있어서, 상기 FBT(2)의 1차측에 Vin 전원단을 연결하고 2차측에 제2의 트랜스(5) 1차축을 연결하여 분압저항(R1)(R2)을 통해 CRT의 애노드단자(4)에 연결하고, 상기 분압저항(R1)(R2)의 중간접점에 피드백 라인을 통해 고압 안정화회로(3)를 연결하되, 상기 Vin 전원단을 상기 고압 안정화 회로(3)의 입력전원단에 연결하며, 상기 고압 안정화 회로(3)의 B+전원단은 상기 제2의 트랜스(5) 2차측을 통해 펄스발생회로(6)에 연결하고, 상기 발진회로(1)와 상기 펄스발생회로(6)와 연결한다.FIG. 2 is a circuit diagram of the present invention, which is connected to an oscillation circuit 1 via an oscillation transistor Q via an FBT 2 to an anode terminal 4 of a CRT, on the primary side of the FBT 2. The Vin power terminal is connected, and the secondary transformer 5 primary shaft is connected to the secondary side and connected to the anode terminal 4 of the CRT through the voltage divider R1 and R2, and the voltage divider R 1 ( The high voltage stabilization circuit 3 is connected to the intermediate contact of R 2 ) through a feedback line, and the Vin power terminal is connected to the input power terminal of the high voltage stabilization circuit 3, and the B of the high voltage stabilization circuit 3 is connected. The power supply terminal is connected to the pulse generating circuit 6 through the secondary side of the second transformer 5 and to the oscillating circuit 1 and the pulse generating circuit 6.
이와같이 구성된 본 고안의 회로에서 이하 이들의 작용효과를 설명한다.In the circuit of the present invention configured as described above, the effect of these will be described below.
발진회로(1)의 출력파형에 따라, 이 출력이 하이전압이면 발진트랜지스터Q)가 온되고, 상기 출력이 로우전압이면 상기 트랜지스터(Q)는 오프된다.According to the output waveform of the oscillation circuit 1, the oscillation transistor Q is turned on when the output is high voltage, and the transistor Q is turned off when the output is low voltage.
상기 발진트랜지스터(Q)가 온되면 콜렉터에 연결된 FBT(2)의 1차측 코일에 Vin 입력전압이 공급되어 상기 FBT(2)의 2차측 코일에 고압이 유기된다.When the oscillation transistor Q is turned on, the Vin input voltage is supplied to the primary coil of the FBT 2 connected to the collector, and high voltage is induced in the secondary coil of the FBT 2.
상기 FBT(2)의 2차측에 유기된 고압은 제2의 트랜스(5) 1차측을 통해 CRT의 애노드 단자(4)로 공급된다. 이때 CRT의 애노드단자(4)의 전압변동(부하 전압변동)이 발생하면 이 변동전압은 분압저항(R1)(R2)의 분압전압에 변동전압이 검출되고, 이 변동 검출전압은 피드백 라인을 통해 고압안정화 회로(3)에 입력된다.The high pressure induced on the secondary side of the FBT 2 is supplied to the anode terminal 4 of the CRT through the primary side of the second transformer 5. At this time, if voltage fluctuation (load voltage fluctuation) of the anode terminal 4 of the CRT occurs, the fluctuation voltage is detected at the voltage dividing voltage of the voltage divider resistor R 1 (R 2 ), and this fluctuation detection voltage is a feedback line. It is input to the high pressure stabilization circuit (3) through.
상기 피드백된 변동전압은 상기 고압안정화회로(3)에서 기준전압과 비교되어 B+전압을 발생시키며, 이 B+전압은 상기 제2의 트랜스(5) 2차측에 인가되어 제2의 트랜스(5) 1차측 유기전압을 조절한다.It said fluctuation voltage feedback generates a B + voltage is compared to a reference voltage from the high voltage stabilizing circuit 3, a B + voltage transformer (5 of the second is applied to the transformer (5) downstream of the second ) Adjust the primary induced voltage.
이때, 상기 FBT(2)의 동작과 제2의 트랜스(5)와의 동작과 동기를 맞추기 위하여 상기 발진회로(1)에서 발진펄스를 펄스발생회로(3)로 받아서 상기 B+전압파를 조절한다.At this time, in order to synchronize the operation of the FBT 2 with the operation of the second transformer 5, the oscillation circuit 1 receives the oscillation pulse to the pulse generating circuit 3 to adjust the B + voltage wave. .
상기 부하의 고압변동 조절은 정상적인 부하의 고압소모 전압을 기준전압으로 상기 고압안정화회로(3)에 세팅시켜 놓은 후, 상기 부하, CRT의 애노드 단자(4)의 고압 변화에 따라 상기 세팅전압과 비교하여 B+전압을 조절함으로써 상기 제2의 트랜스(5)에 유기전압을 제어하여 CRT 애노드단자(4)로 공급되는 고압을 조절하게된다.In the control of the high voltage change of the load, the high voltage consumption voltage of the normal load is set in the high voltage stabilization circuit 3 as a reference voltage, and then compared with the set voltage according to the change in the high voltage of the anode terminal 4 of the load and the CRT. By controlling the B + voltage to control the induced voltage to the second transformer 5 to adjust the high pressure supplied to the CRT anode terminal (4).
이상과 같이 본 고안은 부하변동에 따른 편향요오크의 화면에 대한 영향이 없어지고, 고압변동이 거의 제로(0)에 가깝기 때문에 화면의 크기에 따른 안정화를 이룰수 있어 품질향상에도 이바지할 수 있는 효과가 있다.As described above, the present invention has no effect on the screen of the deflection yoke due to the load fluctuation, and since the high pressure fluctuation is almost zero, stabilization according to the size of the screen can be achieved, which can contribute to quality improvement. There is.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900007473U KR920007329Y1 (en) | 1990-05-30 | 1990-05-30 | High voltage stabilization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900007473U KR920007329Y1 (en) | 1990-05-30 | 1990-05-30 | High voltage stabilization circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910021246U KR910021246U (en) | 1991-12-20 |
KR920007329Y1 true KR920007329Y1 (en) | 1992-10-12 |
Family
ID=19299360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900007473U KR920007329Y1 (en) | 1990-05-30 | 1990-05-30 | High voltage stabilization circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920007329Y1 (en) |
-
1990
- 1990-05-30 KR KR2019900007473U patent/KR920007329Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910021246U (en) | 1991-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2641190B2 (en) | Raster width adjustment device | |
US4939429A (en) | High voltage regulator circuit for picture tube | |
JPH04229769A (en) | High-voltage power source for video levice | |
KR920007329Y1 (en) | High voltage stabilization circuit | |
KR910009432B1 (en) | Television receiver power supply regulation responding to beam current change | |
KR0156866B1 (en) | Screen-width compensation circuit | |
JPS588794B2 (en) | Vertical oscillation circuit | |
KR930007985B1 (en) | High voltage stabilization circuit | |
KR910009210Y1 (en) | Deflection distortin compensating circuit | |
KR930003563Y1 (en) | High voltage stabilization circuit | |
KR910002952Y1 (en) | Laster sensor control circuit for color monitor | |
KR0128400Y1 (en) | Horizontal dynamic regulator compensation circuit of image display system | |
KR910002945Y1 (en) | Power supply circuit for tv crt | |
KR950003490B1 (en) | Automatic control device for b+ power supply | |
KR940003036Y1 (en) | Circuit for pincushion distortion correction | |
KR0169765B1 (en) | Pincution correction circuit adjusting vertical screen width | |
KR940005075Y1 (en) | High voltage stabilization circuit for fbt | |
KR0150268B1 (en) | Horizon formation compensating circuit by modes of monitor | |
KR100242838B1 (en) | Circuit for controlling horizontal size for display apparatus | |
JP3469598B2 (en) | Flat type CRT | |
KR100299844B1 (en) | High Voltage Stabilization Circuit of Image Display Equipment | |
KR900010849Y1 (en) | Horizontal size control circuit | |
KR920007328Y1 (en) | High voltage stabilization circuit | |
JP3442800B2 (en) | Flat type CRT | |
JPH01282972A (en) | High voltage stabilizing circuit for television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |