KR920006891A - 기준지연 발생장치 및 그를 사용하는 전자장치 - Google Patents

기준지연 발생장치 및 그를 사용하는 전자장치 Download PDF

Info

Publication number
KR920006891A
KR920006891A KR1019910016241A KR910016241A KR920006891A KR 920006891 A KR920006891 A KR 920006891A KR 1019910016241 A KR1019910016241 A KR 1019910016241A KR 910016241 A KR910016241 A KR 910016241A KR 920006891 A KR920006891 A KR 920006891A
Authority
KR
South Korea
Prior art keywords
delay
signal
phase difference
elements
circuit
Prior art date
Application number
KR1019910016241A
Other languages
English (en)
Other versions
KR950014439B1 (ko
Inventor
데쓰 다니자와
Original Assignee
세끼자와 다다시
후지쓰 가부기끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부기끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920006891A publication Critical patent/KR920006891A/ko
Application granted granted Critical
Publication of KR950014439B1 publication Critical patent/KR950014439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음

Description

기준지연 발생장치 및 그를 사용하는 전자장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1양호한 실시예의 개통도.

Claims (28)

  1. 직렬되고 각각 가변지연 시간들을 갖는 복수의 지연소자들(E)을 갖고 있으며 또한 기준신호를 수신하여 지연신호를 생성하는 지연부(VCD)와, 상기 기준신호와 상기 지연신호간의 위상차를 검출하여 상기 지연소자들에 인가되어 지연시간들을 변경시키며 또한 상기 위상차를 90°의 정수배로 세트시키는 제어신호를 생서하도록 상기 지연부에 결합되는 제어수단(PDD, CT; PLL)을 포함하는 것이 특정인 기준지연 발생장치.
  2. 제1항에 있어서, 상기 제어수단은 기준신호와 지연신호간의 위상차를 검출하여 그 위상차에 따라 제1및 제2검출 신호들을 생성하는 위상차 검출수단(PPD)과, 상기 지연소자들에 결합되며 또한 상기 제어신호를 양단에 발생시키는 캐패시터(C)와, 상기 위상차 검출수단에 결합되며 또한 상기 제1 및 제2 검출신호들에 따라 상기 캐패시터를 충전 및 방전시키는 전하펌프 수단(P)을 포함하는 것이 특징인 기준지연 발생장치.
  3. 제1항에 있어서, 상기 제어수단은, 기준신호와 지연신호간의 위상차를 검출하여 그 위상차에 따라 제1및 제2검출 신호들을 생성하는 위상차검출수단(PDD)과, 상기 제1및 제2검출신호들에 따라 엎/다운 카운팅 연산을 실행하여 디지탈 카운트수를 생성하는 카운터(UDC)와, 상기 디지탈 카운트수를 상기 제어신호에 상응하는 아나로그 신호로 변환하는 변환수단(DAC)을 포함하는 것이 특징인 기준 지연 발생장치.
  4. 제3항에 있어서, 상기 카운터는 엎/다운 카운터를 포함하는 것이 특징인 기준지연 발생장치.
  5. 제1항에 있어서, 상기 기준신호는 CMOS-레벨클록 신호인 것이 특징인 기준지연 발생장치.
  6. 제1항에 있어서, 상기 기준신호는 제1 ECL-레벨 신호성분과 제2ECL-레벨신호성분을 포함하며, 상기 제1및 제2ECL-레벨신호 성분들은 상보 신호성분들인 것이 특징인 기준지연 발생장치
  7. 제1항에 있어서, 상기 지연신호를 지연시켜 또다른 지연신호를 상기 지연신호로서 상기 제어수단으로 출력하는 상기 지연부와 상기 제어수단간에 결합되는 제1지연수단(DO+)과, 상기 기준신호를 지연시켜 지연기준신호를 상기 기준신호로서 상기 제어수단에 출력하는 제2지연수단(DO-)을 더 포함하는 것이 특징인 기준지연 발생장치.
  8. 제1항에 있어서, 상기 기준신호는 클록 신호인 것이 특징인 기준지연 발생장치.
  9. 제1항에 있어서, 외부장치로 부터 상기 기준신호를 수신하여 상기 기준신호를 상기 지연부와 상기 제어수단으로 출력하는 버퍼 수단(BUF)을 더 포함하는 것이 특징인 기준지연 발생장치.
  10. 제3항에 있어서, 상기 카운터에 의해 출력된 상기 디지탈 카운트수를 기억하는 메모리 수단(MEM)과, 상기 메모리 수단으로부터 상기 디지탈 카운트수를 독출하여 상기 디지탈 카운트수를 지연소자들에 출력하는 제어기(CTL)를 포함하는 것이 특징인 기준지연 발생장치.
  11. 직렬 접속되고 또한 각각 가변지연시간을 갖는 복수의 지연소자(E)를 가지며 또한 기준신호를 수신하여 제1지연신호를 생성하는 제1지연부(VCD)와, 직렬접속되고 또한 각각 가변지연시간을 갖는 제1군과 제2군으로 군집된 복수의 지연소자(E)를 가지며 또한 기준신호를 수신하여 제2지연신호를 생성하는 제2지연부(VCD)와, 기준신호와 지연신호간의 제1위상차를 검출하여 상기 제1위상차를 90°의 정수배로 세트해주도록 상기 제1지연부의 지연소자에 인가되는 제1제어신호를 발생시키도록 상기 제1지연부에 결합되는 제1제어수단(PLL1)과, 기준신호와 제2지연신호간의 제2위상차를 검출하여 상기 제2위상차를 90°의 정수배로 세트해주는 제2제어신호를 생성하기 위해 제2지연부에 결합되는 제2제어수단(PLL2)을 포함하며, 상기 제2제어신호는 제2군의 지연소자에 인가 되며, 상기 제1제어신호는 제1군의 지연 소자에 인가되는 것이 특징인 기준 지연 발생장치.
  12. 제11항에 있어서, 직결되고 각각 가변지연시간들을 갖는 복수의 지연소자들을 가지며, 상기 기준 신호를 수신하여, 제3지연신호를 생성하며, 또한 제1군, 제2군 및 제3군으로 군집되는 제3지연부(VCD)와, 상기 기준신호와 상기 제3지연신호간의 제3위상차를 검출하여 상기 위상차를 90°의 정수배로 세트하는 제3제어신호를 생성하며, 또한 제3지연부에 결합되는 제3제어수단(PLL3)을 포함하며 상기 제3제어신호는 상기 제3지연부의 상기 제3군의 지연소자들에 인가되며, 상기 제2제어신호는 상기 제3지연부의 상기 제2군의 지연소자들에 인가되며, 상기 제3제어신호는 상기 제3지연부의 상기 제1군의 지연소자들에 인가되는 것이 특징인 기준지연 발생장치.
  13. 제11항에 있어서, 직렬되고, 각각 가변지연시간들을 갖는 복수의 지연소자들을 갖고 있으며, 상기 기준신호를 수신하여 제3지연신호를 생성하며, 또한 제1군과 제2군으로 군집된 제3지연부(VCD)와, 상기 기준신호와 상기 제3지연신호간의 제3위상차를 검출하여 상기 제2위상차를 90°의 정수배로 세트시키는 제3제어신호를 생성하며 또한 상기 제3지연부에 결합된 제3제어수단(PLL3)과, 상기 제3지연부의 상기 제1군의 지연요소들로 상기 제1제어신호와 상기 제2제어신호중 소정의 것을 선택적으로 출력하기 위해 상기 제1및 제2제어수단에 결합되는 선택수단(SEL)을포함하며, 상기 제3제어신호는 상기 제3지연부의 상기 제2군의 지연소자들에 인가되는 것이 특징인 기준지연 발생장치.
  14. 기준지연발생기(RDG)와, 상기 기준지연발생기에 의해제어되며,입력신호(Sin)를 수신하여, 상기 입력신호의 지연신호인 출력신호(Sour)를 생성하며 또한 직렬되고 가변지연시간을 각각 갖는 M 지연소자들(E)(M 은 정수임)을 포함하는 지연회로(DLC)를 포함하며, 상기 기준지연 발생기는; 직렬되고 각각 가변지연시간을 갖는 N지연소자들 (E)(N은 정수임)을 가지며; 기준신호를 수신하여 지연신호를 생성하는 지연부(VCD)와, 상기 지연부와 상기 지연회로에 결합되며, 상기 기준신호와 상기 지연신호간의 위상차를 검출하여, 상기 위상차를 90°의 정수배로 세트해주는 제어신호를 생성하는 제어수단(PDD, CT ; PLL)을 포함하며, 상기 지연소자들의 지연 시간을 변경시켜 주도록 상기 제어신호는 상기 기준지연 발생기의 N지연소자들과 상기 지연회로의 M지연 소자들에 인가되는 것이 특징인 전자장치.
  15. 제14항에 있어서, 상기 지연회로에 인가된 상기 입력신호는 상기 기준신호와 비동기하는 것이 특징인 전자장치.
  16. 제14항에 있어서, 상기 지연회로에 결합된 논리게이트 회로(G)를 더 포함하는 것이 특징인 전자장치.
  17. 기준지연 발생기(RDG)와, 상기 기준지연 발생기에 의해 제어되며 입력신호(Sin)를 수신하여, 상기 입력신호의 지연신호인 출력신호(Sout)를 생성하며 또한 직렬되고 가변지연시간을 각각 갖는 M지연소자들 (E)(M은 정수임)을 포함하는 지연회로(DLC)를, 포함하며, 상기 기준지연발생기는; 직렬되고 각각 가변지연시간들을 갖는 N1 지연소자들(E)(N1은 정수임)을 가지며, 기준 신호를 수신하여 제1지연신호를 생성하는 제1지연부(VCD)와, 직렬되고 각각 가변지연시간들을 갖는 N2지연소자들 (E)(N2는 정수임)을 가지며, 도한 상기 기준신호를 수신하여 제2지연신호를 생성하는 제2지연부(VCD)와, 상기 제1지연부에 결합되며, 상기 기준 신호와 상기 제1지연신호간의 제1위상차를 검출하여 상기 제1위상차를 90°의 정수배로 세트시키기 위해 상기 제1지연부의 N1지연 소자들에 인가되는 제1제어신호를 생성하는 제1제어수단(PDD, UDC, DV, DAC1)과, 상기 제2지연부에 결합되며, 상기 기준 신호와 상기 제2지연신호간의 제2위상차를 검출하여 상기 제2위상차를 90°의 정수배로 세트 시키기 위해 상기 제2지연부의 N1지연소자들에 인가되는 제2제어신호를 생성하는 제2제어수단(PDD, UDC, DV, DAC1)과, 상기 제1및 제2제어수단에 결합되며, 상기 제1제어신호와 상기 제2제어신호중 소정의 것을 상기 지연회로의 M지연소자들에 선택적으로 출력시키는 선택수단(VCTL)을 포함하는 것이 특징인 전자장치.
  18. 제17항에 있어서, 상기 제1제어신호와 상기 제2제어신호들은 각각 디지탈신호이며, 상기 제1제어신호와 상기 제2제어신호중 소정의 것을 상기 지연회로의 M지연소자들에 인가하는 아나로그 신호로 변환시키기 위해 상기 선택수단에 결합되는 변환수단 (DAC2)을 더 포함하는 것이 특징인 전자장치.
  19. 기준지연 발생기(RDG)와, 랫치회로들(FF1, FF2, FF3)을 통해 직렬된 기능블록들(FB1, FB2)을 포함하는 파이프라인 회로를 포함하며, 상기 기준지연발생기는; 직렬되고 각각 가변지연시간들을 갖는 복수의 지연소자들(E)을 가지며, 기준신호를 수신하여 지연신호를 생성하는 지연부(VCD)와, 상기 지연부와 상기 파이프라인 회로에 결합되며, 상기 기준신호와 상기 지연신호간의 위상차를 검출하여 상기 위상차를 90°의 정수배로 세트하도록 상기 지연소자들에 인가되어 상기 지연소자들의 지연시간들을 변경해주는 제어신호를 생성하는 제어수단(PLL)을 포함하며, 상기 랫치회로들 각각은 상기 지연부의 상기 지연소자들의 상응하는 것에서 얻은 지연중간 신호와 동기하여 동작하는 것이 특징인 전자장치.
  20. 제19항에 있어서, 상기 랫치회로들중 i번째 랫치회로는 상기 지연소자들중 j번째 지연소자에서 얻은 지연 중간신호를 수신하여 상기 i번째 랫치 회로다음의(i+1)번째 랫치회로는 상기 j번째 지연소자 다음의 (j+1)번재 지연소자에서 얻은 지연중간 신호를 수신하는 것이 특징인 전자장치.
  21. 제19항에 있어서, 상기 랫치회로들중 i번째 랫치회로는 지연소자들중 j번째 지연소자에서 얻은 지연중간신호를 (i+1)번째 랫치회로는 상기 j번째 지연소자 앞의 (j-1)번째 지연소자에서 얻은 지연중간 신호를 수신하는 것이 특징인 전자장치.
  22. 기준지연발생기(RDG)와, 랫치회로들(FF1, FF2, FF3)을 통해 직렬된 기능블록들(FB1, FB2)을 포함하는 파이프 라인회로와, 입력신호를 수신하여 상기 입력신호의 지연신호인 출력신호를 생성하며, 직렬된 복수의 지연소자들을 포함하는 상기 기준 지연발생기에 의해 제어되는 지연회로 (DLC)를 포함하며, 상기 기준 지연 발생기는; 직렬되고 각각 가변지연시간들을 갖는 복수의 지연소자들(E)을 가지며, 기준 신호를 수신하여 지연신호를 생성하는 지연부(VCD)와, 상기 지연부와 상기 파이프라인회로에 결합되며, 상기 기준신호와 상기 지연신호간의 위상차를 검출하여 상기 위상차를 90°의 정수배로 세트하도록 상기 기준지연 발생기와 상기 지연회로의 지연소자들에 인가되어 상기 지연소자들의 지연시간들을 변경시키는 제어신호를 생성하는 제어수단(PLL)을 포함하며, 상기 랫치회로들 각각은 상기 지연회로의 상기 지연소자들 중 하나에서 얻은 지연 중간 신호와 동기하여 동작하는 것이 특징인 전자장치.
  23. 제22항에 있어서, 상기 랫치회로들 중 i번째 랫치회로는 상기 지연소자들중 j번째 지연소자에서 얻은 지연중간신호를 수신하며, 상기 i번째 랫치회로 다음의 (i+1)번째 지연소자에서 얻은 지연중간 신호를 수신하는 것이 특징인 전자장치.
  24. 제22항에 있어서, 상기 랫치회로들중 i번째 랫치회로는 상기 지연소자들중 j번째 지연소자에서 얻은 지연중간신호를 수신하며, 상기 i번째 랫치회로 다음의 (i+1)번째 랫치회로는 상기 j번째 지연 소자앞의 (j-1)번째 지연소자에서 얻은 지연중간 신호를 수신하는 것이 특징인 전자장치.
  25. 기준지연 발생기(RDG)와, 외부신호를 수신하며, 또한 i번째 지연부(i=1,2,...M)가 직렬된 i지연소자들(E)을 갖는 M지연부들(VCD2~VCDM)(M은 정수임)을 포함하는, 내부회로와, 상기 내부회로에 결합되며 또한 외부 장치에 의해 생성된 선택신호에 따라 상기 M지연부들중 하나를 선택하는 선택수단(SEL1)을 포함하며, 상기 기준지연 발생기는; 직렬되고 각각 가변지연시간들을 갖는 복수의 지연소자들을 가지며 또한 기준 신호를 수신하여 지연신호를 생성하는 지연부(VCD)와,상기 지연부와 상기 내부회로에 결합되며, 또한 상기 기준신호와 상기 지연 신호간의 위상차를 검출하여 상기 위상차를 90°의 정수배로세트시키도록 상기 지연소자들에 인가되어 상기 지연소자들의 지연시간들을 변경시키는 제어신호를 생성하는 제어수단(PDD, CT;PLL)을 포함하며, 상기 제어신호는 상기 M지연부의 지연 소자들에 인가되는 것이 특징인 전자장치.
  26. 제25항에 있어서, 상기 선택수단의 것과 동일한 지연시간만큼 상기 외부신호를 지연시키는 더미 지연수단(DLL)을 더 포함하는 것이 특징인 전자장치.
  27. 기준지연 발생기(RDG)와, 입력신호를 수신하여 지연된 출력신호를 생성하며 또한 직결된 복수의 내부게이트들을 포함하는 내부회로(INTCKT)와, 상기 기준지연 발생기와 상기 내부회로에 결합되며, 제어신호에 준하여 가변전원 전압을 생성하여 상기 내부회로의 상기 내부게이트들에 인가하는 가변전원수단(VPS)을 포함하며, 상기 기준지연 발생기는; 직렬되고 각각 가변지연시간들을 갖는 복수의 내부 게이트들을 가지며, 또한 기준신호를 수신하여 생성하는 지연부(MP)와, 상기 지연부와 상기 내부회로에 결합되며, 또한 상기 기준신호와 상기 지연신호간의 위상차를 검출하여 상기 위상차를 90°의 정수배로 세트시키도록 상기 가변 전원수단에 인가 되어 상기 기준지연 발생기와 상기 내부회로의 내부 게이트들의 지연시간들을 상기 가변전원전압에 준하여 변동시키는 제어신호를 생성하는 제어수단(PLL)을 포함하는 것이 특징인 전자장치.
  28. 제1기준지연 발생기(RDG1)와, 직렬되고 각각 가변지연시간들을 갖는 복수의 지연 소자들(E)을 포함하며 또한 입력신호를 수신하여 지연된 제1출력신호를 생성하는 제1지연회로(VCD1)와, 상기 제1출력 신호와 동기하여 동작하는 제1입/출력버퍼(I/01)를 갖는 제1칩(CP1)과, 제2기준지연 발생기(RDG2)와, 직렬되고 각각 가변지연시간들을 갖는 복수의 지연소자들(E)을 포함하며 또한 입력신호를 수신하여 지연된 제2출력신호를 생성하는 제2지연회로(VCD2)와, 상기 제2출력신호와 동기 하여 동작하는 제2입/출력버퍼(I/02)를 갖는 제2칩(CP2)과, 상기 제1입/출력버퍼와 상기 제2입출력 버퍼를 상기 접속하는 신호라인들(SL)과, 상기 제1및 제2기준지연발생기 들 각각은; 직렬되고, 각각 가변지연시간들을 갖는 복수의 지연수자들을 가지며 또한 기준신호를 수신하여 지연 신호를 생성하는 지연부(VCD)와, 상기 지연부에 결합되며, 또한 상기 기준 신호와 상기 지연신호간의 위상차를 검출하여 상기 위상차를 90°의 정수배로 세트하도록 상기 지연부의 지연소자들과 상기 제1및 제2지연회로들의 대응하는 것에 인가되어 상기 제1및 제2입/출력 버퍼들과 신호 라인들의 지연시간들을 상쇄해주는 제어신호를 생성하는 제어수단(PDD, CT;PLL)을 포함하는 것이 특징인 전자장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910016241A 1990-09-18 1991-09-18 기준지연 발생장치 및 그를 사용하는 전자장치 KR950014439B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24793790 1990-09-18
JP90-247937 1990-09-18

Publications (2)

Publication Number Publication Date
KR920006891A true KR920006891A (ko) 1992-04-28
KR950014439B1 KR950014439B1 (ko) 1995-11-27

Family

ID=17170774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016241A KR950014439B1 (ko) 1990-09-18 1991-09-18 기준지연 발생장치 및 그를 사용하는 전자장치

Country Status (4)

Country Link
US (1) US5216302A (ko)
EP (1) EP0476585B1 (ko)
KR (1) KR950014439B1 (ko)
DE (1) DE69130043T2 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192886A (en) * 1990-03-15 1993-03-09 Hewlett-Packard Company Sub-nanosecond calibrated delay line structure
CA2071264C (en) * 1991-06-18 1999-11-30 Perry W. Lou Regulated delay line
US5317202A (en) * 1992-05-28 1994-05-31 Intel Corporation Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle
SE500929C2 (sv) * 1993-02-24 1994-10-03 Ellemtel Utvecklings Ab Signalbehandlingskrets och förfarande för fördröjning av en binär periodisk insignal
US5585754A (en) * 1993-04-02 1996-12-17 Nec Corporation Integrated digital circuit
US5384494A (en) * 1993-04-13 1995-01-24 Hughes Aircraft Company Programmable hold-off for integrated circuit I/O pins
CN1113404A (zh) * 1993-06-30 1995-12-13 莫托罗拉公司 用于对加在其上充电电流进行控制的电子设备及其方法
US5771471A (en) * 1993-06-30 1998-06-23 Motorola, Inc. Charge regulator for a radio telephone
JP3232351B2 (ja) * 1993-10-06 2001-11-26 三菱電機株式会社 デジタル回路装置
FR2711287B1 (fr) * 1993-10-11 1996-01-05 Sgs Thomson Microelectronics Circuit d'indication de relation de phase entre plusieurs signaux de même fréquence et son application à un circuit d'ajustage des déphasages entre ces signaux.
US5453742A (en) * 1993-10-18 1995-09-26 Cox; David F. High density data compression encode/decode circuit apparatus and method of using in local area networks
US5440515A (en) * 1994-03-08 1995-08-08 Motorola Inc. Delay locked loop for detecting the phase difference of two signals having different frequencies
US5539348A (en) * 1994-03-17 1996-07-23 Advanced Micro Devices, Inc. Precise delay line circuit with predetermined reset time limit
US5646564A (en) * 1994-09-02 1997-07-08 Xilinx, Inc. Phase-locked delay loop for clock correction
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
US5570054A (en) * 1994-09-26 1996-10-29 Hitachi Micro Systems, Inc. Method and apparatus for adaptive clock deskewing
US5570053A (en) * 1994-09-26 1996-10-29 Hitachi Micro Systems, Inc. Method and apparatus for averaging clock skewing in clock distribution network
US6081147A (en) * 1994-09-29 2000-06-27 Fujitsu Limited Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
JP3557275B2 (ja) * 1995-03-29 2004-08-25 株式会社ルネサステクノロジ 半導体集積回路装置及びマイクロコンピュータ
US5719514A (en) * 1995-03-31 1998-02-17 Ando Electric Co., Ltd. Delay circuit compensating for variations in delay time
US5828257A (en) * 1995-09-08 1998-10-27 International Business Machines Corporation Precision time interval division with digital phase delay lines
US5825226A (en) * 1995-09-18 1998-10-20 International Business Machines Corporation Delay equalization apparatus and method
JP3355894B2 (ja) * 1995-09-27 2002-12-09 安藤電気株式会社 可変遅延回路
US5638019A (en) * 1995-11-17 1997-06-10 International Business Machines Corporation Accurately generating precisely skewed clock signals
US5656917A (en) * 1995-12-14 1997-08-12 Motorola, Inc. Battery identification apparatus and associated method
JPH09181581A (ja) * 1995-12-26 1997-07-11 Ando Electric Co Ltd 遅延回路
US5926052A (en) * 1996-07-01 1999-07-20 Motorola, Inc. Variable phase shifter and method
TW340262B (en) 1996-08-13 1998-09-11 Fujitsu Ltd Semiconductor device, system consisting of semiconductor devices and digital delay circuit
US5854615A (en) * 1996-10-03 1998-12-29 Micron Display Technology, Inc. Matrix addressable display with delay locked loop controller
JPH10117142A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 位相同期ループ回路および半導体集積回路
US6002282A (en) * 1996-12-16 1999-12-14 Xilinx, Inc. Feedback apparatus for adjusting clock delay
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
JPH1116293A (ja) * 1997-06-26 1999-01-22 Toshiba Corp 電圧制御発振回路及びディスク再生装置
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US6046620A (en) * 1997-12-18 2000-04-04 Advanced Micro Devices, Inc. Programmable delay line
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6055287A (en) * 1998-05-26 2000-04-25 Mcewan; Thomas E. Phase-comparator-less delay locked loop
US6100733A (en) * 1998-06-09 2000-08-08 Siemens Aktiengesellschaft Clock latency compensation circuit for DDR timing
US6133708A (en) * 1998-06-16 2000-10-17 U.S. Philips Corporation Radio apparatus comprising a charging device
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
KR100319607B1 (ko) * 1999-02-25 2002-01-09 김영환 아날로그 디엘엘회로
US6777995B1 (en) * 1999-02-26 2004-08-17 Micron Technology, Inc. Interlaced delay-locked loops for controlling memory-circuit timing
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6348827B1 (en) 2000-02-10 2002-02-19 International Business Machines Corporation Programmable delay element and synchronous DRAM using the same
US6819726B2 (en) * 2000-12-07 2004-11-16 International Business Machines Corporation Dynamic phase alignment circuit
KR100384781B1 (ko) * 2000-12-29 2003-05-22 주식회사 하이닉스반도체 듀티 사이클 보정 회로
JP3619466B2 (ja) 2001-03-27 2005-02-09 松下電器産業株式会社 半導体装置
US6580301B2 (en) * 2001-06-18 2003-06-17 Motorola, Inc. Method and apparatus for a clock circuit
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6489820B1 (en) * 2001-09-28 2002-12-03 Agilent Technologies, Inc. Method and apparatus for distributing clocks
DE10149104B4 (de) * 2001-10-05 2005-10-27 Infineon Technologies Ag Halbleiterbaustein zum Verarbeiten von Daten und Verfahren zum Erfassen eines Betriebszustandes
US7082178B2 (en) * 2001-12-14 2006-07-25 Seiko Epson Corporation Lock detector circuit for dejitter phase lock loop (PLL)
US6985025B1 (en) * 2002-01-19 2006-01-10 National Semiconductor Corporation System for adjusting a power supply level of a digital processing component and method of operating the same
JP3762988B2 (ja) * 2002-07-09 2006-04-05 独立行政法人産業技術総合研究所 クロック信号タイミング調整のための遅延回路を有するデジタル回路
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
DE102004045288A1 (de) * 2004-09-16 2006-04-06 Scheytt, Johann Christoph, Dr. Schaltungsanordnung zur variablen Signalverzögerung und Schaltungsanordnung zur automatischen Kalibrierung von Phasenmessgliedern
US7319352B2 (en) * 2006-04-04 2008-01-15 Johann-Christoph Scheytt Phase and amplitude modulator
US7423464B2 (en) * 2006-04-04 2008-09-09 Johann-Christoph Scheytt Phase and amplitude modulator
US20090207901A1 (en) * 2008-02-19 2009-08-20 Meng-Ta Yang Delay circuit and method capable of performing online calibration
US8324974B1 (en) 2010-12-17 2012-12-04 Western Digital Technologies, Inc. Regulating power consumption of digital circuitry using a multi-layer ring oscillator
US8390367B1 (en) * 2011-02-15 2013-03-05 Western Digital Technologies, Inc. Ensuring minimum gate speed during startup of gate speed regulator
JP6339406B2 (ja) * 2014-05-08 2018-06-06 ローム株式会社 可変遅延回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059802B1 (de) * 1981-03-06 1984-08-08 Deutsche ITT Industries GmbH Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale und deren Verwendung in Farbfernsehempfängern
JPS5839123A (ja) * 1981-09-01 1983-03-07 Nec Corp Ｐｌｌ回路
JPS5972814A (ja) * 1982-10-20 1984-04-24 Sanyo Electric Co Ltd 遅延回路
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
GB2197553A (en) * 1986-10-07 1988-05-18 Western Digital Corp Phase-locked loop delay line
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
SE469203B (sv) * 1988-11-18 1993-05-24 Ellemtel Utvecklings Ab Foerfarande och anordning foer att restaurera en datasignal
US4958120A (en) * 1988-12-27 1990-09-18 Texas Instruments Incorporated Dual feedback tuning method and apparatus
JP2635789B2 (ja) * 1989-01-17 1997-07-30 株式会社東芝 信号遅延回路及び該回路を用いたクロック信号発生回路

Also Published As

Publication number Publication date
KR950014439B1 (ko) 1995-11-27
EP0476585A2 (en) 1992-03-25
DE69130043D1 (de) 1998-10-01
US5216302A (en) 1993-06-01
EP0476585A3 (en) 1992-08-19
EP0476585B1 (en) 1998-08-26
DE69130043T2 (de) 1999-04-15

Similar Documents

Publication Publication Date Title
KR920006891A (ko) 기준지연 발생장치 및 그를 사용하는 전자장치
US5272729A (en) Clock signal latency elimination network
US5309035A (en) Method and apparatus for clock skew reduction through absolute delay regulation
JP2944713B2 (ja) 集積回路装置及びクロック発生回路
US5675274A (en) Semiconductor clock signal generation circuit
US7969802B2 (en) Apparatus and method of generating output enable signal for semiconductor memory apparatus
US6388945B2 (en) Semiconductor memory device outputting data according to a first internal clock signal and a second internal clock signal
US5717729A (en) Low skew remote absolute delay regulator chip
KR20070036641A (ko) 지연고정루프
CN101053197B (zh) 用于数字相位转换器的方法和装置
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR20220046104A (ko) 듀티 보정 장치 및 방법, 이를 이용하는 반도체 장치
US7119595B2 (en) Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
WO2009060096A1 (en) Glitch free 2-way clock switch
US7076012B2 (en) Measure-controlled delay circuit with reduced playback error
KR100276572B1 (ko) 집적 회로 장치
US6172544B1 (en) Timing signal generation circuit for semiconductor test system
KR20070056505A (ko) 반도체 메모리 장치의 데이터 출력 회로
US7098695B2 (en) Dynamic-to-static logic converter
GB2345395A (en) Delayed locked loop clock generator
KR100878300B1 (ko) 반도체 집적 회로 칩 및 그 테스트 방법
KR0184451B1 (ko) 주기적인 디지탈 신호의 주파수를 배가하는 주파수 배가장치
US6992515B1 (en) Clock signal duty cycle adjust circuit
KR100732766B1 (ko) 출력인에이블 신호 생성회로
KR0157880B1 (ko) 클럭 스큐 제거장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051123

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee