KR920006195B1 - 박막 트랜지스터 및 그의 제조방법 - Google Patents
박막 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR920006195B1 KR920006195B1 KR1019900002830A KR900002830A KR920006195B1 KR 920006195 B1 KR920006195 B1 KR 920006195B1 KR 1019900002830 A KR1019900002830 A KR 1019900002830A KR 900002830 A KR900002830 A KR 900002830A KR 920006195 B1 KR920006195 B1 KR 920006195B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel
- insulating layer
- layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 6
- 239000012789 electroconductive film Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 액정표시소자용 박막트랜지스터의 단면도.
제2도는 제1도의 액정표시소자의 평면도.
제3도는 본 발명의 액정표시소자용 박막트랜지스터의 단면도.
제4도는 본 발명의 액정표시소자용 박막트랜지스터의 제조 공정도.
제5도는 제3도의 본 발명의 액정표시소자의 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 화소전극
3 : 화소절연층 4, 41, 42 : 비아픽셀
51 : 게이트전극
52 : 화소전극연결용금속(드레인전극과 화소전극사이)
61 : 제1게이트 절연층 62 : 제2게이트 절연층
7 : 비정질 실리콘 반도체층 11 : 보호층
8 : n형 비정질 실리콘오믹층 9, 10 : 소오스 및 드레인 전극
본 발명은 박막 트랜지스터 및 그의 제조방법에 관한 것으로서, 특히 복수개의 비아 픽셀via-pixel)을 형성하여 소오스 전극과 화소전극간의 접촉불량을 방지할 수 있는 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
일반적으로, 액정표시소자는 박막 트랜지스터 어레이가 형성된 투명한 유리기판과 적,녹 및 청의 칼라필터가 형성된 투명한 유리기판 사이에 액정물질이 봉입되어 있는 것으로서, 하나의 박막 트랜지스터에 하나의 화소가 대응되어 각 박막 트랜지스터의 온, 오프에 따라 각 화소가 표시되어 화상을 표시하는 것이다.
상기한 화소 구동용 스위칭소자인 박막 트랜지스터는 소오스, 드레인 및 게이트의 3단자로서 구성되어 드레인과 게이트단자에 일정신호전압이 인가되면 비정질 실리콘 반도체층에서 전자가 발생되어 소오스 전극으로 전류가 흐르게 되고, 이에 따라 각각의 박막 트랜지스터에 대응하는 화소가 구동되는 것이다.
제1도는 종래의 액정표시소자용 박막 트랜지스터의 단면도를 나타낸 것이다.
부호 1은 유리기판을 나타낸 것으로서, 이 유리기판(1)상에 화소전극(2)을 형성한 후 그위에 플라즈마 화학증착법(PECVD)으로 화소 절연층(3)을 증착시킨다. 그 다음, 소오스 전극과 상기 화소전극(2)간의 접촉을 위하여 화소전극(2)상의 화소 절연층(3)을 건식식각하여 일정크기의 비아 픽셀(4)을 형성한다.
그위에 게이트 전극(5)을 스퍼터링방법으로 형성한 후, 게이트 절연층(6), 비정질 실리콘(amorphousSi, 이하 a-Si라 칭함) 반도체층(7), n형 a-Si오믹층(8)을 플라즈마 화학증착법으로 순차 증착시킨다.
사진식각공정을 통하여 상기 n형 a-Si 오믹층(8)과 a-Si반도체층(7)을 순차 식각하여 패턴을 형성하고, 소오스 전극과 화소전극을 접촉시키기 위하여 상기 형성된 비아픽셀(4) 상부의 게이트 절연층(6)을 상기와 마찬가지로 건식식각한다. 그후, 그위에 금속을 스퍼터링 방법으로 증착한 후 사진식각하여 소오스 및 드레인 전극(9),(10)을 형성하고, 소오스 전극(9)과 드레인 전극(10)사이의 채널 부분에 남아있는 n형 a-Si오믹층(8)을 제거한 다음 전면에 걸쳐 소자보호층(11)을 증착하므로써 박막 트랜지스터의 제작을 완료한다.
상기한 방법으로 제작된 박막 트랜지스터는 소오스 및 드레인 전극(9),(10)을 형성하기 위한 금속증착시금속이 비아 픽셀(4)내에도 증착되기 때문에 소오스 전극(9)과 화소전극(2)은 비아-픽셀(4)를 개재하여 접촉되게 된다.
제2도는 상기한 방법으로 제작된 박막 트랜지스터를 사용한 액정표시소자의 평면도를 나타낸 것으로서, 소오스 전극(9)이 하나의 비아 픽셀(4)을 통하여 화소전극(2)과 접촉되어 있다.
그러나, 이러한 박막 트랜지스터는 제조공정중 상기한 바와같은 건식식각공정중에서 이 비아픽셀(4)이 형성되지 않거나, 미세 패턴의 경우에 있어서 상기 소오스 및 드레인전극(9),(10)의 형성을 위한 금속증착시비아픽셀(4)내에 금속이 잘 증착되지 않아 소오스 전극(9)과 화소전극(2)이 비어 픽셀(4)에 의해 접촉되지않게 되어 소오스 전극(9)에 의한 화소전극(2)의 구동이 불가능하게 되는 문제점이 있었다.
본 발명은 복수개의 비어 픽셀을 형성하여 소오스 전극과 화소전극의 접촉불량을 개선하여 액정표시소자의 화질을 향상시킬 수 있는 박막 트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달셩하기 위한 본 발명의 박막 트랜지스터는 소오스 전극과 화소전극을 접촉하기 위한 제1비아 픽셀과 금속 패턴을 개재하여 소오스 전극과 화소전극을 접촉시키기 위한 제2비아 픽셀을 갖는 것을 특징으로 한다.
본 발명의 박막 트랜지스터의 제조방법은 유리기판상에 게이트 전극과 소오스전극과 화소전극을 접촉시켜주기 위한 금속패턴을 형성하는 공정과, 상기 게이트 전극상부에 제1게이트 절연층을 형성한 후, 투명도전막을 증착하고 패턴 형성하여 화소전극을 형성하고, 그 위에 화소전극 절연층을 증착시키는 공정과, 소오소전극과 화소전극을 접촉시키기 위하여 화소전극 절연층을 건식식각하여 화소전극 상부에 제1비아 픽셀을 형성하고 금속 패턴 상부에 제2비아 픽셀을 각각 형성하는 공정과, 게이트 전극상에 제2게이트 절연층을 형성한후, a-Si반도체층, n형 a-Si오믹층, 소오스 및 드레인 전극과 소자보호층을 순차 형성하는 공정을 포함한다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
제3도는 본 발명의 액정표시소자용 박막 트랜지스터의 단면도를 나타낸 것이다.
제3도를 참조하면, 본 발명의 액정표시소자용 박막 트랜지스터는 유리기판(1)상에 게이트 전극(51)과 접촉(contact)용 금속패턴(52)이 형성되고, 상기 금속패턴(52)에 화소전극(2)이 접촉되어 형성됨과 동시에 그위에 화소 절연층(3)이 형성되고, 상기 게이트 전극(51)상에는 제1게이트 절연층(61), 제2게이트 절연층(62), a-Si반도체층(7)과 n형 a-Si오믹층(8)이 순차 형성되며, 소오스 및 드레인 전극(9),(10)이 상기오믹층(8)을 개재하여 a-Si반도체층(7)과 접촉되어 형성되고, 상기 소오스 전극(9)이 제1비아 픽셀(41)을 개재하여 화소전극(2)과 접촉됨과 동시에 제2비아 픽셀(42) 및 금속패턴(52)을 개재하여 화소전극(2)과 접촉되어 있다.
제4도를 참조하여 상기 본 발명의 액정표시소자용 박막 트랜지스터의 제조방법을 설명한다.
제4도(a)를 참조하면, 유리기판(1)상에 탄탈륨(Ta)과 같은 금속을 스퍼터링방법으로 증착한 후 패턴을 형성하여 게이트 전극(51)과 소오스전극과 화소전극을 접촉시켜주기 위한 금속패턴(52)을 형성한다.
제4도(b)를 참조하면, 게이트 전극(51) 및 접촉용 금속패턴(52)을 형성한 후 게이트 절연층을 형성하기 위하여 상기 게이트 전극으로 사용된 탄탈륨을 산화시켜 상기 게이트 전극(51)부위에만 제1게이트 절연층인 Ta205절연층(61)을 형성한다.
그 다음, 투명도전막을 스퍼터링방법으로 증착하고 패턴 형성하여 화소전극(2)을 형성하고, 화소전극 절연층(3)으로 실리콘 산화막(SiOx)을 플라즈마화학증착법으로 증착한다.
제4도(c)를 참조하면, 소오스 전극과 화소전극(2)을 접촉시키기 의하여 화소전극 절연층(3)을 건식각하여 화소전극(2)상부에 제1비아 픽셀(41)을 형성하고, 금속 패턴(52)상부에 제2비아 픽셀(42)을 각각 형성한다.
제4도(d)를 참조하면, 상기와 같이 비아 픽셀(41),(42)을 형성한 후 게이트 전극(51)상에 제2게이트절연층(62)을 형성한다.
그위에 상기와 같은 방법으로 a-Si반도체층(7), n형 a-Si 오믹층(8)을 증착, 패턴형성후 소오스 및 드레인전극(9),(10)을 순차 형성한다. 이때, 소오스 및 드레인전극(9),(10)의 형성시 제4도(c)에 형성된 비아픽셀(41),(42)에 금속막이 도포되어 소오스 전극(10)은 제1비아 픽셀(41)을 개재하여 화소전극과 접촉됨과 동시에 제2비어 픽셀(42) 및 금속패턴(52)을 개재하여 화소전극(2)과 접촉된다.
이때, 접촉용 금속패턴(52)은 게이트 전극(51)을 형성하기 위한 공정에서 동시에 형성되므로 별도의 접촉용 금속 패턴을 형성하기 위한 공정을 추가할 필요가 없다.
최종적으로 실리콘 나이트 라이드층(SixNy)으로 된 소자 보호층(11)을 형성하면 제3도와 같은 본 발명의 박막 트랜지스터가 제작된다.
제5도는 상기와 같은 방법으로 제작된 박막 트랜지스터를 사용한 액정표시소자의 평면도를 나타낸 것으로서, 소오스 전극(9)이 2개의 비아 픽셀(41),(42)을 개재하여 화소전극(2)과 접촉됨을 알 수 있다.
상기한 바와같은 본 발명에 의하면, 복수개의 비어 픽셀을 형성하여 소오스 전극과 화소전극간의 접촉불량에 의한 화소의 구동이 불가능하게 되는 것을 방지할 수 있어서 액정표시소자의 생산수율을 향상시킬 수있을 뿐만 아니라 화질의 불량을 방지할 수 있는 이점이 있다.
Claims (3)
- 유리기판(1)상에 게이트 전극(51)과 접촉(contact)용 금속패턴(52) 이 형성되고, 상기 금속패턴(52)에 화소전극(2)이 접촉되어 형성됨과 동시에 그위에 화소절연층(3)이 형성되고, 상기 게이트 전극(51)상에는제 1게이트 절연층(61), 제 2 게이트 절연층(62), a-Si반도체층(7)과 n형 a-Si오믹층(8)이 순차 형성되며, 소오스 및 드레인 전극(9),(10)이 상기 오믹층(8)을 개재하여 a-Si반도체층(7)과 접촉되어 형성되고, 상기 소오스 전극(9)이 제1비아 픽셀(41)을 통하여 화소전극(2)과 접촉됨과 동시에 제2비아 픽셀(42)을 통하여 금속패턴(52)과 접촉되어 형성되는 것을 특징으로 하는 박막 트랜지스터.
- 유리기판(1)상에 게이트 전극(51)과 소오스전극과 화소전극을 접촉시켜주기 위한 금속패턴(52)을 형성하는 공정과, 상기 게이트 전극(51)상부에 제1게이트 절연층(61)을 형성한 후, 투명도전막을 증착하고 패턴 형성하여 화소전극(2)을 형성하고, 그위에 화소전극 절연층(3)을 증착시키는 공정과, 소오스 전극과 화소전극(2)을 접촉시키기 위하여 화소전극 절연층(3)을 건식식각하여 화소전극(2) 상부에 제1비어 픽셀(41)을 형성하고, 금속 패턴(52)상부에 제2비어픽셀(42)을 각각 형성하는 공정과, 게이트 전극(51)상에 제2게이트 절연층(62)을 형성한 후, a-Si반도체층(7), n형 a-Si오믹층(8), 소오스 및 드레인 전극(9),(10)과 소자보호층(11)을 순차 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서 상기의 복수의 절연층 구조 및 복수의 비아픽셀을 갖는 박막트랜지스터를 채용한 액정표시소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900002830A KR920006195B1 (ko) | 1990-02-28 | 1990-02-28 | 박막 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900002830A KR920006195B1 (ko) | 1990-02-28 | 1990-02-28 | 박막 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910016090A KR910016090A (ko) | 1991-09-30 |
| KR920006195B1 true KR920006195B1 (ko) | 1992-08-01 |
Family
ID=19296663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900002830A KR920006195B1 (ko) | 1990-02-28 | 1990-02-28 | 박막 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920006195B1 (ko) |
-
1990
- 1990-02-28 KR KR1019900002830A patent/KR920006195B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910016090A (ko) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| US5045485A (en) | Method for producing amorphous silicon thin film transistor array substrate | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JPH0553147A (ja) | 液晶表示装置およびその製造方法 | |
| CN101123257A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| KR20010081859A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0876144A (ja) | 薄膜トランジスタの製造方法 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| US5049952A (en) | Thin film transistor for use in a flat plate display | |
| KR100255589B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH0638429B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| KR920006195B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US4774207A (en) | Method for producing high yield electrical contacts to N+ amorphous silicon | |
| KR910009039B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| KR100675733B1 (ko) | 액정 표시장치의 어레이 기판 제조방법 | |
| KR100275957B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20000061175A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| O035 | Opposition [patent]: request for opposition | ||
| O122 | Withdrawal of opposition [patent] | ||
| E701 | Decision to grant or registration of patent right | ||
| O073 | Decision to grant registration after opposition [patent]: decision to grant registration | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |