KR920005739B1 - 기억부(memoryunit)에 사용되는 부분기입 제어회로. - Google Patents

Abstract

내용 없음.

Description

기억부(memoryunit)에 사용되는 부분기입 제어회로.

제1도(a)는 기억부에 사용되는 부분기입 제어회로에 대한, 종래기술의 기능을 설명하는 개통도.

제1(b)도는 종래기술의 경우에, 부분기입 제어회로에 제공된 부분기입 액세스의 액세스시간 및 신호들의 타임을 나타내는 타이밍 챠트도.

제1(c)도는 종래기술의 경우에서 부분기입 제어회로내의 기입데이타 파이프 라인의 기능을 설명하는 개략적인 개통도.

제2(a)도는 본 발명에 의한 부분기입제어 회로의 기입데이타 레지스터의 개통도.

제2(b)도는 상기 기입 데이타 레지스터에서 바이트마아크와 레지스터와 함께 사용되는 셀렉터(selector)의 회로도.

제3도는 본 발명에 의한 부분기입 제어회로에 생성된 타이밍을 설명하는 타이밍 챠트도.

본 발명은, 기억장치가 복수개의 메모리 뱅크(memory bank)로 나누어져 있어서 하나의 메모리 뱅크를 하나의 유니트로 사용하여 인터리이브(interleave)방법에 의해 액세스될 수 있는 기억부에 사용되는 부분기입 제어회로에 관한 것이다.

컴퓨터 시스템의 기억부에서는, 기억장치의 실제적 액세스시간을 감소시키기 위해서 인터리이브방법을 사용하고 있다.

기억부에 인터리이브 방법을 적용하는 경우, 그 기억부내의 기억장치는 복수개의 메모리 뱅크로 나누어짐으로써, 모든 메모리사이클마다 부분적으로 병렬로 메모리뱅크에 대한 메모리 액세스가 가능하게 된다.

상기 인터리이브 방법을 효과적으로 행하기 위해서, 기억장치에 대한 액세스를 또한 메모리 뱅크의 수에 비례하고 분할하고, 기억부내에 설치되어 있는 기입데이타 파이프라인 및 뱅크 어드레스 파이프라인을 둘다 사용하여 상기 억세스를 행한다.

최근의 컴퓨터 시스템에서는, 원가절약을 위해서 다이나믹 랜덤 억세스 메모리(DRAM)를 기억장치에 적용했다. 그러나, DRAM은 스태틱 랜덤 억세스 메모리(SRAM)에 비해 긴 액세스시간을 요하므로, 중앙처리부(CPU)의 고속 동작에 동기해서 기억부를 동작시키기 위해서는 매우 많은 스테이지의 기입-데이타 파이프라인 및 뱅크-어드레스 파이프라인을 설치하여야 한다.

특히, 컴퓨터시스템의 처리 효율을 향상 시키기 위해 최근에 개발된 메모리 액세스인 부분기입 머어지 액세스(partial-store merge access)를 기억부에 채용하는 경우, 기입 데이타 파이프라인 및 뱅크 어드레스 파이프라인의 스테이지 수의 증가에 따라, 하드웨어에 있어서, 상기 부분기입 머어지 액세스의 제어를 위한 회로가 과다하게 증가된다.

부분기입 제어회로를 갖는 기억부에 대한 종래 기술을, 제1(a), 1(b) 및 1(c)도를 참조하여 설명한다.

제1(a)도는 종래기술의 기억(Mu)(100)의 요부구성을 나타낸다. 제1(a)도에 나타낸 바와 같이, Mu(100)는 기억장치(102), 기입-데이타 파이프라인(101) 및 뱅크콘트롤(103)을 요부로하여 구성돼있다. 제1(a)도에서 심볼마이크(GO).(STD), (ADP) 및 (BMK)를 갖는 신호 라인들로 나타낸 바와 같이 Mu(100)는 기억 제어부(MCU)(200)에 의해 제어된다.

마이크(GO)는, Mu(100)내에서의 부분기입 액세스를 개시하는 지령신호를 나타낸다. 마아크(STD)는, 기억장치(102)에 부분기입시키기 위한 1바아트 이상의 데이타가 포함된 1워드로 구성된 데이타의 기입을 나타낸다. 마아크(ADD)는, (STD)가 기억장치(101)내에 부분기입되는 어드레스의 신호를 나타낸다. 마아크(BMK)는, 부분기입되는 바이트 데이타가 존재하는 (STD)내의 바이트 위치를 명시하는 바이트마아크 신호를 나타낸다.

본 발명의 설명에서, 편의상, (STD)는 4바이트로 구성된 1워드데이타이고, 기억장치(102)는 제1(a)도에 뱅크(0), (1), (2) … (14) 및 (15)로 나타낸 바와 같이 16개의 메모리뱅크로 나누어지고, 각 뱅크는 복수개의 워드데이타를 갖는 것으로 정의한다.

(ADD)는 복수개의 어드레스 비트들로 구성되며, 이 어드레스 비트중, 하위의 4비트들은 (STD)에 의해 부분 치환될 1워드 데이타를 갖는 뱅크를 나타내며, 나머지 상이 비트들은 1뱅쿠내의 1워드 데이타를 나타낸다. Mu(100)에서의 (ADD)의 용도를 제1(a) 및 1(b)도를 참조하여 하기에 구체적으로 설명한다.

제1(b)도는, Mu(100)에 있어서의 부분기입 액세스와 부분기입 머어지 억세스를 설명하는 타이밍 챠트도이다.

제1(b)도에서, 문자 "τ"는 MCU(200)에서 송출된 클록신호의 시간간격을 나타낸다(클록신호용 신호라인은 제1(a)도에서 도시돼있지 않음). (00), (01), (02……(11) 및 (12)등의 합성번호는 파이프라인들의 스테이지(stage)를 나타낸다.

(ADD)가 MCU(200)로부터 Mu(100)으로 송출되는 경우, (ADD)는 뱅크콘트롤(103)내의 디코우더(DEC)(31)와 기억장치(102)내의 레지스터(ADD-REG))(21)로 송출된다. 뱅크 선택을 위한 뱅크 선택신호(BANK SEL'1)가 (DEC)(31)에서 (ADD)하위 4비트들을 해독함으로써 생성되어, (ADD-REG)(21)로 송출되어 뱅크(0~15)중 하나를 선택하게 되고 ; 이 선택된 뱅크를 이하 "선택된 뱅크"라 한다. 한편(ADD)상위 비트들은, (ADD-REG)(21)를 통해 상기 선택된 뱅크로 송출되어, (STD)로 부분기입(또는 치환)될 1워드 데이타 선택용으로 사용된다.

뱅크(0)~(15)중 하나가 (BANK SEL^*1)에 의해 선택되고, (ADD)상위 비트들이 (ADD-REG)(21)를 통해 선택된 뱅크로 송출되면, (STD)로 치환될 1워드데이타(이하, 메모리 독출 데이타(MRD)라 한다)가 독출되어, 상기 선택된 뱅크에 연결된 독출데이타 레지스터들(RD-REG)(22)중 하나에 기억된다.

(ADD)상위 비트들이 선택된 뱅크로 송출될때부터, (MRD)가 (RD-REG)(22)에 기억될때까지의 시간경과가 제1(b)도에서 (TAA)에 의해 도시돼 있다. (TAA)는, 메모리 셀에서 데이타를 독출하는데 걸린 시간과, (BANK ADD-REG)(21) 및 (RD-REG)(22)등의 주변회로에서 소모된 시간을 더하여 얻어진 시간이다. (MRD)를 (RD-REG)(22)에 세팅하는 타이밍은, (TAA)에 의해 결정된다. 예를들면, 스테이지(00)에서 (MRD)를 독출하기 위해 뱅크가 스타트(start)되고 (제1(b)도 참조), (TAA)가 100나노초(ns)이고, τ가 10ns이면, 스테이지(09)의 종료시 제1(b)도에 나타난 바와 같이 (MRD)가 (RD-REG)(22)에 세트될 수 있으며, 스테이지(10)에서 출력된다. 뱅크 콘트롤(103)은, 제1(a)도에 나타난 바와 같이, 시프트레지스터들과 디코우더(DEC)(31), (34), (35), (36)로 구성된 뱅크 어드레스 파이프라인(BANK-ADD 파이프라인)으로 구성되어 있다. (DEC)(31)에 대해서는 이미 앞에서 설명했다.

다른(DEC)들 (34), (35) 및 (36)는, 스테이지(09), (10) 및 (11)에서 (BANK-ADD 파이프라인)(30)의 레지스터 출력을 해독함으로써, 뱅크 선택신호(BANK SEL 09), (BANK SEL 10) 및 (BANK SEL 11)를 각각 생성하기 위한 것이다. (BANK-ADD) 파이프라인 (30)은, (00), (01), … 및 (11)변화의 레지스터들을 통해, 순차적으로 뱅크어드레스(ADD 하위 4비트들)를 시트프한다. 예를들면, (BANK SEL 09)는 제1(a)도에 나타난 스테이지(09)에서의 레지스터(09)의 출력들이 (DEC)(34)에 의해 해독된 16개의 뱅크 선택신호 세트를 나타낸다. (RD-REG)(22)에 세트된 (MRD)는 셀렉터(SEL)(23)로 송출되어, 거기서 (RD-REG)(22)의 출력들중 하나가 (BANK SEL 10)에 의해 선택되며, 상기 (BANK SEL 10)은, 레지스터(10)의 출력이(DEC)(35)에 의해 해독된 것이다. 그리고 (SEL)(23)의 출력(이하 "RD"라 한다)이 셀렉터(SEL)(24)로 송출된다. (SEL)(24)에서는, (MCU)(200)에서 송출된 (STD)가, (SEL)(23)에서 송출된 (RD)와 조합된다.(부분기입 액세스와 후술하는 부분기입 머어지 액세스에서는 메모리 뱅크로의 기입데이타(WD)로서 (STD)가 사용되며, 그 때문에, 이하에서 (STD)대신에 (WD)가 사용되는 경우도 있다).

제1(b)도에 나타난 바와 같이, (MCU)(200)로부터의 (STD)는, 기입 데이타 파이프라인(101)내의 기입 데이타 파이프라인(WD 파이프라인)(10b)에 의해 10클록시간기간(10τ)의 양만큼 시프트되며, 이것은 (STD)와 (RD)의 시간맞춤을 하기 위한 것이다.

이와 동시에, (MCU)(200)로부터의 (BMK)도 또한, (BMK)파이프라인(10a)에 의해, (WD)파이프라인의 경우와 동일한 양만큼 시프트되어, 시프트된 (BMK)를 생성하며, 이것을 이하에서 (BM)이라한다. (WD) 및 (BM)과 (RD)와의 타이밍 상태가 제1(b)도의 스테이지(10)에 나타나 있다.

(SEL)(24)에서, (BM)으로 명시된 바와 같이, (WD)와 (RD)가 조합된다. (BM)은, (WD)의 4비이트에 대응하는 4비트로 구성되며, 이 4비트들은 전부 0 또는 전부 1이 아니다. (BM)에서 1비트가 "1"이면 그 비트 "1"에 대응하는 그 비트 "0"에 대응하는 바이트가 (RD)로부터 선택되어, 4바이트로 구성된 조합데이타(CD)를 생성한다.

(SEL)(24)로부터의 (CD)는, 버퍼 레지스터 (BF)(25)를 통해서, 첵크 코우드(check code) 발생기(CG)(26)에 의해 가산된 에러정정 코우드를 갖는 상태로 (DEC)(36)로부터의 뱅크 선택신호(BANK SEL-11)에 의해 선택된 기입데이타 레지스터(WD-REG)(27)중의 하나에 세트된다.

상기 선택된 뱅크내에 상기 선택된 기입레지스터의 내용을 기억시킴으로써 부분기입액세스가 실행된다.

상기 설명된 부분기입액세스에서는, 동일 메모리 어드레스내에서 부분기입 액세를 실행할 필요가 있는 경우, 선행의 부분기입 액세스가 종료되기 전에, 후속하는 부분기입 액세스를 동일 메모리 어드레스내에서 새로이 실행할 필요가 발생한다. 이 경우, 종래에는, 상기 후속의 부분기입 액세스를, 선행의 부분기입 액세스가 종료된 후, 실행해야 했다. 그로인해, 부분기입 액세스의 실행횟수가 증가됐으며, 컴퓨터시스템의 효율이 감소되었다.

본 발명자는 이러한 문제를 개선시킨바 있다. 그 내용은 일본 특개소 62-38953(1987) 및 63-129443(1988)호 공보에 기재되어 있다. 이 공보에는, "부분기입 머어지 액세스"라 하는 새로운 부분 액세스 방법이 기재되어 있다. 이 부분기입 머어지 액세스 방법에 의하면, 후속의 부분기입 액세스를 선행의 부분기입 액세스의 일부로서 행할 수 있다.

본 발명은, 상기 공보에 기재된 부분기입 머어지 액세스를 더욱 개선한 것이다. 그러므로, 상기 공보에 기재된 부분기입 머어지 액세스방법을 제1(c)도를 참조하여 하기에 간단히 설명한다.

제1(c)도는 상기 공보에 기재된 부분기입 머이지 액세스를 설명하는 개통도이며, 구체적으로, 부분기입 머어지 액세스에만 관련된 블록들이 Mu(100)내에서 기입데이타 파이프라인(10)과 뱅크 콘트롤(103)로 나타나있다. 제1(c)도에서, 제1(a)도와 동일한 참조번호는 제1(a)도와 동일한 유니트 또는 블록을 나타낸다. 제1(c)도에서, 제1(a)도에서와 마찬가지로, (GD), (STD), (ADD) 및 (BMK)등의 신호와 데이타가 (MCD)(200)로 부터의 Mu(100)로 송출되며, (GO)파이프라인(12a)와 이 (GO)파이프라인(101)내에 설치되어 있다.

제1(c)도의 (MCU)(200)에서 후속의 부분기입 액세스가, 예를들면, 제1(c)도에 도시안된 중앙처리부(CPU)로부터의 (MCU)(200)내에서 실행되도록 요구되며, Mu(100)가 선행의 부분기입 액세스를 실행하고 있는 중에, (MCU)(200)이, Mu(100)내에서 선행의 부분기입 액세스가 진행중인가를 판정하고, (GO)를 후속의 부분기입 액세스에 사용되는 기타 신호들 즉, (STD), (ADD) 및 (BMK)와 함께 Mu(100)으로 송출된다. 후속의 부분기입 액세스에 대한 (GO)는, 후속의 부분기입 액세스가 Mu(100)내에서 부분기입 머어지 액세스로서 실행될 것을 요구하는 내용을 Mu(100)에 통지하는데 사용된다.

제1(c)도를 참조로, 편의상, 단지 1바이트(STD)에 대한 (WD)파이프라인(11a)과, 이 1바이트(STD)에 대응하는 1비트에 대한 (BMK)파이프라인(10a)를 사용하여, 부분기립 머어지 액세스를 설명한다. 그러나, 1워드 데이타는 뱅크에서 독출되며, 따라서 (STD)는 통상 16바이트로 구성된다.

이 경우, 15비트의 (WD)파이프라인과 (BMK)파이프라인은, 각각 제1(c)도의 (WD)파이프라인(11a) 및 (BMK)파이프라인(10a)와 동일하며, (WD) 파이프라인(11a) 및 (BMK)파이프라인(10a)와 각각 병렬로 배치된다.

(MCU)(200)로부터의 (STD)의 (WD)파이프라인(11a)(레지스터로 구성됨)에 의해 시프트되며, 스테이지(00), (01), ……, (09) 및 (10)에 대한 레지스터들로부터의 출력(WD00), (WD01), ……, (WD09) 및 (WD10)은, 각각 (AND)회로 (AND)(17a)내의 (AND)게이트에 송출된다. (AND)(17A)에서, (AND)게이트의 출력은 와이어-오아(wire-OR)되며, 독출데이타(RD) 또는 기입 데이타(WD)를 선택하기 위한 셀렉터(SEL)(24)에 송출된다. (SEL)(24)의 동작에 대해 상세히 후술한다.

(MCU)(200)로부터의 (BMK)는, (BMK)파이프라인(10a)(레지스터로 구성돼 있으며, 이 경우에는 플립-플롭으로 구성돼 있음)에 의해 시프트되며, 바이트 마아크 신호(BM00, BM01, …… BM09 및 BM10)가 스테이지(00), (01), …… (09), 및 (10)에 대한 레지스터들로부터 출력된다.

(MCU)(200)으로부터의 (GO)는 (GO)파이프라인(12a)(플립플롭으로 구성)에 의해 시프트되며, 스테이지(00), (01), ……(08)에 대한 플립플롭들의 출력은 CP회로(CP)(13a)내의 비교(CP)게이트들에 각각 송출된다.

(MCU)(200)로부터의 (ADD)의 하위 4비트들은 (BANK-ADD)파이프라인(30)(레지스트들로 구성)에 의해 시프트되며, 스테이지(00), (01), ……(08) 및 (09)에 대한 레지스터들로부터의 뱅크 어드레스 신호들은, 스테이지(10)에 대한 레지스터의 출력과 함께 (CP)(13a)내의 (CP)게이트에 각각 공급된다.

(CP)(13a)는, (GO)파이프라인(12a)으로부터의 신호들을 점검하여, 신호(GO)가 (GO)파이프라인(12a)내에 존재하는가를 확인한다. (CP)(13a)는 또한, 스테이지(10)에서의 뱅크어드레스와, 각 스테이지의 뱅크어드레스가 일치하는가를 점검하여, (MRD)가 독출되는 스테이지(10)에 선행된 선행(STD)와 머어지되는 어떤 후속의 (STD)가 (WD)파이프라인(11a)내에 있는가를 확인한다. 상기에서 후자의 점검은, 최종 입력된 데이타가 최고의 우선권을 갖는다는 우선권 원리에 기초한 것이다. 그러므로, (CP)(13a)의 각 (CP)게이트로부터 출력된 머어지 액세스신호(SF-MG00, ST-MG01, ……. ST-MG08 및 ST-MG09)는 선행의 부분기입 액세스가 스테이지(10)에 있을때 어떠한 후속의 부분기입 머어지 액세스가 존재하는가의 여부를 통지하게 된다.

(AND)회로 (AND)(14a)에서는, (CP)(13a)의 출력 (ST-MG00, ST-MG01, …… ST-MG08 및 ST-MG09)이 각각 (AND)(14a)의 (AND)게이트에 의해 (BMK)파이프라인(10a)의 출력(BM00, BM01……BM08 및 BM09)과 함께 AND되어, 그의 출력들은 우선권 셀렉터(P-SEL)(15a)로 각각 송출된다.

상기(P-SEL)(15a)는 우선권원리에 따라(AND)(14a)의 출력의 우선권 선택, 즉, (BMK)의 우선권 선택을 행하게 된다. 그러므로, (P-SEL)(15a)에서, 다른 선행(BMK)들이 (BMK)파이프라인(10a)에 존재하는 경우에도 최종 입력된(BAK)만이 선택된다.

(BMK)파이프라인(10a)로부터의 출력신호(BM10)는 (P-SEL)(15a)에 직접 송출된다. 부분기입될 후속의(STD)가 없는 경우, 즉, 부분기입 머어지 액세스가 요구되지 않고, 부분기입 액세스의 실행만 요구되는 경우, 이 경우에는 (AND)(14a)에서 (P-SEL)(45a)로 입력되는 신호들이 (BM10)외에는 전부 "0"이기 때문에, (BM10)만이 (P-SEL)(15a)에 의해 선택된다.

(P-SEL)(15a)의 출력은 동시에(OR)게이트(OR)(16a)와 (AND)(17A)에 송출된다. (P-SEL)(15a)의 출력이 전부 "0"이면, 부분기입 액세스가 요구되지 않음을 의미하며, 제1(c)도에 (BM)으로 나타낸 바와 같이 (OR)(16a)가 (BM)이 "0"임을 셀렉터(SEL)에 출력하고, (AND)(17a)가 (SEL 24)에 아무것도 출력하지 않는다(전부 "0"). 따라서(OR)(16a)의 출력이 "0"일때, (SEL)(24)는 (RD)만 출력하도록 선택된다. (P-SEL)(15a)의 출력들이, (BM10)에 의한 출력을 제외하고 전부 "0"인 경우, 이는 부분기입 액세스만이 요구됨을 뜻하는 것으로, (OR)(16a)가 (SEL24)에 "1"을 출력하고, (AND)(17a)는 (WD10)를 선택하여 (SEL24)로 송출되도록 한다. 따라서, (OR)(16a)로부터 (SEL24)에 "1"이 송출되고, 또한 (AND)(17a)로부터 (SEL24)에 (WD10)이 송출되면, (SEL24)가 (RD)대신에 (WD10)를 선택하여 부분기입 액세스를 실행하며, 이것은 제1(a)도의 부분기입 액세를 실행과 동일하다. (AND)(14a)에서 (P-SEL)(15a)로의 출력들의 일부가 "1"이고, (BM10)에 의한 출력이 "1"에 세트된 경우, 이들중 최종 입력된 "1"이 (P-SEL)(15a)에 의해 최우선 순위로 선택되어, 그 선택된 "1"을 출력된다. 그 결과, (OR)(16a)이 최종 입력된 "1"에 의한 신호 "1"을 출력하고, "1"을 SEL(24)에 송출하며, (AND)(17a)가 (WD)파이프라인(11a)의 출력들 즉, (WD00), (WD01), ……(WD08) 및 (WD09) 중에서 상기 최종입력된 "1"에 대응하는 하나를 선택한다. 이 경우, (SEL24)이 부분기입 머어지 액세스를 실행하기 위한 후속의 (STD)를 선택한다.

전술한 바와 같이, DRAM)은 SRAM에 비해 액세스 시간이 길다 ; 즉, DRAM의 액세스 시간은 SRAM의 것보다 2~3배 길다. 따라서, 제1(a) 및 1(c)도에서 SRAM을 (Mu)(100)에 사용하고, 경제성을 고려해서 SRAM을 DRAM으로 교체하는 것으로 가정한다면, (WD)파이프라인(11a), (GO)파이프라인(12a), (BMK)파이프라인(10a) 및 (BANK-ADD)파이프라인(30)에 대한 하드웨어와, 각 파이프라인에 관련된 회로들이, SRAM인 경우에 비해 각각 2~3배 증가하게 된다.

한 파이프라인의 스테이지수가 뱅크수를 초과하면 부분기입 액세스에 관련된 회로가 상당히 증가된다.

또한, 파이프라인을 사용하는 경우, 경합현상발생을 방지하기 위해서, D형 플립플롭등의 기타 종류의 플립플롭에 비해서 더 많은 게이트들로 구성되고 더욱 고가인 마스터 슬래이브 플립플롭이 각 파이프라인 별로 필요하다.

제1(a) 및 1(c)도에서, 마스터 슬래이브 플립플롭회로는 도시돼 있지 않지만, 전문가에게는 잘 알려진 것이다.

그러므로, 각 파이프라인이 스테이지 수가 증가되면, 부분기입 액세스를 제어하기 위한 하드웨어가 과대하게 증가된다.

본 발명의 한 목적은, 기억장치가 복수개의 메모리 뱅크로 분할되어 있는 기억부에 사용되는 것으로 인터리이브 방법에 의해 제어되는 부분기입 제어회로의 효율을 향상시키는데 있다.

본 발명의 다른 목적은 부분기입 제어회로의 하드웨어를 감소시키는데 있다.

본 발명의 또 다른 목적은 상기 기억부의 제조원가를 낮추는데 있다.

본 발명의 다른 목적은, 부분기입 제어회로의 신뢰성을 향상시키는데 있다.

상기의 목적들은, 기억부에서 기입데이타 파이프라인을 제거하고, 그 대신에, 그 메모리 뱅크에 상당하는, 기억부용 1워드폭 기입데이타 레지스터와 기입 위치 레지스터를 새로이 설치함으로써 성취된다. 각 기입데이타 레지스터는 1워드 데이타, 즉 부분 기입될 데이타(부분기입 데이타)를 포함하는 데이타를 메모리 뱅크내에 기억시키기 위한 것이며, 각 기입위치 레지스터는, 부분기입 데이타의 위치들을 1워드 데이타로 명시하기 위한 것이다.

기억부에서 부분기입 액세스(초기 부분기입 액세스)의 실행이 스타트되고, 이 초기 부분기입 액세스의 액세스시간이 경과되기 전에 기억부내에서 다른 후속의 부분기입액세스의 실행이 요구되는 경우, 외부 입력되는 부분기입 데이타는, 외부에서 입력된 기입위치 신호에 의해 지정된 위치에서 기입 데이타 레지스터내에 중첩 기입되므로 결국 최종입력 데이타가 최우선 순위를 갖는다는 원리에 기초해서, 기입 데이타 레지스터 내의 부분기입데이타를 순차로 갱신한다. 이때 기입위치 레지스터의 내용들은, 입력되는 기입위치신호에 따라 계속되므로서, OR되어 기입위치 레지스터내에 세트되므로로서, 신호가 누산된다.

부분기입 액세스(초기 부분기입 액세스)의 실행을 위하여, 메모리 뱅크에서 1워드데이타가 독출되면, 기입위치 레지스터로부터의 기입위치신호에 따라서, 메모리 뱅크에서 독출된 데이타를 기입 데이타 레지스터의 내용으로 치환시킴으로써, 초기 부분기입 액세스와 함께 후속의 부분기입 액세를 실행할 수 있다.

제2도는 본 발명에 의한 부분기입 제어회로의 기입데이타 레지스터의 기능을 설명하는도면이고, 제3도는 부분기입 액세스의 액세스 시간에 대한, 제2도의 분분기입 제어회로에서 생성된 신호들의 타이밍을 설명하는 타이밍 챠트도이다. 제2도에서, 제1(a)도 또는 1(c)도에서와 동일한 번호는 제1(a) 또는 (1c)도와 동일 유니트 또는 부분을 나타낸다.

제3도에서, 제1(b)도에서와 동일번호는 제1(b)도에서와 동일기호 또는 스테이지를 나타낸다.

하기 실시예 설명에 있어서, 제1(a), 1(b) 및 (1c)도를 참조하여 설명한 종래기술 설명에서 정의한 바와 같이, 편의상 (MCU)(200)으로 부터의 (STD)는 4바이트로 구성되어 있으며, 따라서 (MCU)(200)로부터의 (BMK)는 4비트로 구성돼 있으며, (MCU)(200)로부터의 (GO)는 부분기입 액세스의 실행에 사용될 뿐만 아니라 부분기입 머어지 액세스의 실행에도 사용되며, 기억장치는 16개의 메모리 뱅크들로 분할돼 있는 것으로 정의한다.

제2도는 기입 데이타 레지스터(105)(기입데이타 REG)를 나타내며, 이것은 본 발명의 한 요점으로서, 제1(a) 또는 1(c)도를 참조하여 종래기술에서 설명된 기입데이타 파이프라인(101)대신 Mu(100)내에 설치돼 있다. 이 기입데이타 레지스터(105)는, (STD)의 4바이트(바이트 0,1,2 및 3) 및 (BMK)의 4비트(비트 0,1,2 및 3)에 상당하는 4개의 유사한 부분(부분 0,1,2 및 3)들로 구성돼 있다. (STD)의 바이트(0)에 대한 부분(0)의 회로가 제2도에 대표적으로 나타나 있다. 각 부분에는 16개의 1바이트 폭 기입데이타 레지스터들 (WD 레지스터), 16개의 바이트 마아크레지스터(BM 레지스터), 및 16개의 (AND)게이트로 구성된 (AND)회로(AND)가 설치돼 있다. 이들 레지스터들과 (AND)게이트들의 번호는 각각 16개의 뱅크(0), (1), (2), ……(14) 및 (15)와 대응한다.

예를들면, 부분(0)의 경우에는, 제2(a)에 나타난 바와 같이 16개의 기입데이타레지스터들(WDR0), (WDR1), (WDR2), ……(WDR14) 및 (WDR15)로 구성된 (WD)레지스터 (11b)와, 16개의 바이트 마아크 플립플롭들, (BMR1), (BMR1), ……(BMR14) 및 (BMR15)로 구성된 (BM)레지스터(10b)와, (AND)(19)가 설치돼 있다.

뱅크 콘트롤(103)내의 (DEC)(31)로부터의 (BANK-SEL^*1)과 (MCU)(200)로부터의 (BMK)는 부분(0)~(3)내의 (AND)게이트로 송출되며, 여기에서 16개의 해독된(BANK-SEL^*1)과 (BMK)신호들이 각각 AND되며 또한, (MUC)(200)로 부터의 (GO)는 부분 (0)~(3)의 바이트마아크 레지스터에 병렬로 송출된다. 예를들면, 부분(0)의 경우에, (BANK-SEL^*1)과 (BMK)는 (AND)(19)로 송출되고, (GO)는 (BM)레지스터(10b)로 송출된다. (AND)(19)에서, (BANK-SEL^*1)과 (BMK)는 AND되어, (AND)게이트중 어느 하나가 "1"을 생성한다. 부분기입된 바이트 데이타가 (STD)의 바이트(0)내에 존재하는 경우 ; (AND)(19)로부터의 출력 "1"에 의해 레지스터들(WDR0~15)중의 하나가 선택되어, 바이트 데이타가 상기 선택된(WDR)내에 세트된다.

부분기입 액세스가 스테이지(10)으로 진행되면(제1(b)도 참조). 셀렉터(SEL)(17b)가 뱅크콘트롤(103) 내의 (DEC)(35)로부터 (SEL)(17b)로 인가된 (BANK SES10)에 따라 (WD)레지스터(11b)의 출력들중의 하나를 선택한다. (SEL)(17b)로부터의 바이트 데이타 출력을 이하 "기입 데이타 0"이라 하며, 제2(a)도에서 "WD 0"으로 나타나 있다. 상기와 동일한 방법으로, (WD) (1), (2) 및 (3)이 부분 (1), (2) 및 (3)으로부터 각각 (SEL)(24)로 출력된다.

한편, 부분기입되는 바이트 데이타가 (STD)의 바이트(0)에 존재하는 경우, (SET)(0~15)중 하나가 "1"이 되고, (BM)레지스터(10b)의 (BMR)(0)~(15)중 하나를 선택하여, 상기 선택된 (WDR)에 대응하는 상기 선택된 (BMR)에 (BMK)비트 (0)를 세트한다. 여기서, 각 (BMR)은, 제2도(a)도에서 "SEL 15b"로 대표적으로 번호 부기되 셀렉터(SEL)가 설치된 D형 플립플롭이다. 이와같이 D형 플립플롭(BMR)과 셀렉터를 조합한 것은 부분기입 머어지 액세를 실행하기 위한 것이며, 제1(b)도는 (BMR)(0)에 대해 조합된 회로를 나타낸다. 제2(b)도에서, 제2(a)도에서와 동일한 참조번호는 제1(a)도와 동일 부위를 나타낸다.

제2(b)도에 나타난 회로를 사용해서 실행되는 부분기입 머어지 액세스를 제3도의 타이밍 챠트도를 참조하여 설명한다. 제3도에서, 제1(b)도에서와 동일 참조번호 또는 기호는 제1(b)도의 것들과 동일한 것들을 나타낸다.

제2(b)도에서, SEL(15b)는 두 (AND)게이트(AND 51 및 52)와 (BMR)(0)에 접속된 (OR)게이트 (OR 53)로 구성돼 있다. Mu(100)에 부분기입될 바이트데이타가 (STD)의 바이트(0)에 존재하는 경우, (MCU)(200)로부터의 (BMK)의 비트(0)(이하, "BMK(비트 0)"이라한다)가 "1"이며, 따라서 (AND)(19)로 부터의 (SET)(0) RK "1"이 된다. 신호(BMK)(비트 0) 및 (GO)가 (SEL 15b)의 (AND)(52)로 송출되고, (SEL)(0)이 (BMR)(0)로 송출된다. (BMK)(비트 0) RK "1"이고, (MCU)(200)으로부터의 (GO)가 또한 "1"인 경우, (AND)(52)의 출력이 "1"이 되고, (OR)(53)으로 송출되어, 여기로부터 "1"이 출력된다. (OR)(53)의 출력이 "1"이고, (BMR)(0)이 (SET)(0)에 의해 트리거되는 경우, (BMR)(0)이 "1"에 세트된다. (BMR)(0)과 (GO)의 출력에 접속된 2입력과, (OR)(53)의 다른 입력에 접속된 출력을 갖는 또 하나의 (AND)게이트(51)(AND)(51)가 있다. (BMR)의 출력이 "1"이고 (GO)가 활성화되는 경우, (AND)(51)가 "1"을 출력하고, 이후 (OR)(53)가 "1"상태를 유지시킨다. 그러므로 선행의 부분기입 액세스의 (BMR)(비트0)에 의해 (BMR)(0)이 일단 "1"로 세트되면, 후속하는 부분기입 액세스의 (BMK)(비트0)가 "0"이고, (AND)(52)가 "1"을 출력하지 않는 경우라도, (BMR)(0)은 항상 "1"을 출력한다. (BM)(0)은, (BANK-ADD)파이프라인(30)의 (BANK SEL 11)에 의해 클리어(Clear) 될때까지, "1"로 세트된 상태를 유지한다.

그러므로, Mu(100)에서, 예를들어, 초기 부분기입 액세스 시간내에, 뱅크(0)내의 동일어드레스에 대한 복수개의 뱅크(0)내의 동일어드레스에 대한 복수개의 부분기입 액세스지령의 계속적인 실행이 요구되는 경우, 다시 말해서, 부분기입 머어지 액세스가 요구되는 경우, 제3도의 타이밍 챠트도에 따라서 부분기입 머어지 액세스가 실행될 수 있다.

뱅크(0)을 지정하는 (ADD)와 (GO) 그리고 바아트(1)내의 바이트데이타(D1)을 갖는 (STD)(1)은 초기에 (MCU)200)으로부터 Mu(100)으로 송출되어, 제3도의 좌상측에 나타난 바와 같이, (BANK)(0) 내에 (D1)을 부분기입하고, 이와 동시에, 비트(1)내에 "1"을 갖는 (BMK)(11)는 제3도의 좌하측에 나타난 바와 같이, (MCU)(200)로부터 (Mu)(200)을 송출된다.

뱅크 콘트롤(103)(제1(a)도 참조)은, 제3도 상측에 나타난 바와 같이, (00)으로부터 스테이지를 전진시킨다. 즉, (BANK-ADD)파이프라인(30)을 통하여 뱅크 어드레스(이 경우 뱅크 어드레스 0)를 전진시키며, 이와 동시에, (GO), (STD)(1) 및 (BMK)(11)가, 기입데이타 REG(105)의 부분(1)(제2(a)도 참조)로 송출되어, 여기에서, 스테이지(00)에서, 제2(a)도에는 도시되지 않았지만, (AND)(19)로부터 출력된(SET)(0)에 의해 활성화되면, (D1)을 포함하는 (STD)(1)가 부분(1)의 (WDR0)(0')내에 세트된다. 제2(a)도에는 도시돼 있지 않지만, 제3도의 좌하측에 나타난 바와 같이, (BMK)(11)가 부분(1)의 (BMR1)(11")내에 세트된다.

초기 부분기입 액세스가 스테이지(02)에 있을때, 그리고, 또 다른 GO, 동일 뱅크(0)을 지정하는 (ADD), 바이트(3)내에 또 다른 바이트 데이타(D2)를 포함하는 (STD)(2), 그리고 비트(3) 내에 "1"을 갖는 (BMK)(22)가 Mu(100)로 송출될 때, (STD)(2)는 제2(a)도에 도시되지 않았지만, 부분(3)의 (WDR0)(2')내에 세트되고, 또한 (BMK)(22)는 부분(3)의 (BMR0)(22')내에 세트된다.

초기 부분기입 액세스가 스테이지(06)에 있고, 또한 또다른 GO, 동일 뱅크(0)를 지정하는 (ADD), 그리고, 바이트(3)내에 또다른 바이트 데이타(D3)를 갖는 (STD)(3) 및 비트(3) 내에, "1"을 갖는 (BMK)(33)이 Mu(100)으로 송출된 경우에는, (STD)(3)은 부분(3)의 (WDR 0)(3')내에 세트되고, 그 결과, (STD)(2)에 따라 기억된, (WDR0)의 바이트(3) 내의 (D2)는 (D3)로 치환된다. (BMK)(33)는 부분(3)의 (BMR0)(33')내에 세트됨으로써, (BMK)(22)에 따라 기억된 (BMR)(0)의 비트(3) 내에 "1"을 유지시킨다.

초기 부분기입 액세스가 스테이지(10)으로 진행되면, 제2(a)도에는 도시돼있지 않으나, 부분(1)과 (3)의 (SEL)(17b)와 (SEL)(16b)에 인가된 (BANK SEL)(10)이, 바이트 (1)과, (3)내에 (D1)과 (D3)를 각각 갖는 (WD)와, 비트(1)과 비트(3)내에 각각 "1"을 갖는 (BM)을, (SEL)(24)에 대해 게이트아웃(gate out)시키며 (제2(a)도 참조), 여기에서, (RD)의 바이트(1)과 (3)내의 각각의 바이트 데이타(R1)과 (R3)가 각각 (D1)과 (D3)로 치환됨으로써, 제3도에 나타난 바와 같이 (R0), (D1), (R3) 및 (D3)로 구성된 조합데이타(CD)를 생성한다.

Claims (5)

1. 기입장치에 부분기입 액세스를 실행하기 위해 기억장치를 갖는 기억부에 사용되는 부분기입 제어회로에서, 기억장치로 부터 판독데이타를 독출하고, 액세스시간을 구하며, 기억부 외부에서 송출된 초기 액세스지령에 따라 동작을 개시하는 독출수단 ; 상기 초기 액세스지령에 따라, 초기 부분기입데이타를 갖는 초기기입데이타를 저장하고, 또한 상기 액세스시간이 끝나기 전에, 후속하는 액세스지령에 따라 중첩기입동작으로, 상기 후속하는 부분기입 데이타를 갖는 후속 기입데이타를 저장하기 위한 레지스터 수단, 상기 초기 기입데이타, 상기 후속 기입데이타 및 상기 후속 액세스 지령은 상기 기억부의 외부로부터 송출되며 ; 상기 액세스시간중 상기 레지스터수단에 잔존 및 저장된 상기 초기 및 후속 부분기입 데이타와 상기 독출데이타를 조합하고, 상기 액세스시간 경과후에, 상기 액세스시간중에 상기 레지스터수단에 잔존된 상기 초기 및 후속 부분기입데이타로써 상기 독출데이타의 선행 데이타를 치환하여 재기입 데이타를 생성하는 조합수단, 그리고 상기 재기입 데이타를 상기 기억장치내에 재기억시키는 수단으로 구성되는 것이 특징인 부분기입 제어회로.
2. 인터리이브 방법에 의해 모든 메모리뱅크마다에 부분기입 액세스를 실행하기 위해 복수개의 메모리 뱅크를 갖는 기억부에 사용되는 부분기입제어 회로에서, 메모리뱅크로부터 1워드 독출데이타를 독출하고, 액세스시간을 구하며, 기억부 외부에서 송출된 초기 액세스 지령에 따라 동작을 개시하는 독출 수단 ; 상기 초기 액세스지령에 따라, 초기 부분기입 데이타를 갖는 초기 1워드 기입데이타를 저장하고, 또한 상기 액세스시간이 끝나기 전에, 후속하는 액세스 지령에 따라 중첩기입 동작으로 상기 후속하는 부분기입데이타를 갖는 후속1워드 기입데이타를 저장하기 위한 레지스터 수단, 상기 기입데이타, 상기 후속 1워드 기입데이타 및 상기 후속 액세스지령은 상기 기억부의 외부로부터 송출되며 ; 상기 액세스시간중 상기 레지스터수단에 잔존 및 저장된 상기 초기 및 후속 부분기입데이타와 상기 1워드 독출데이타를 조합하고, 상기 액세스시간 경과후에, 상기 액세스시간중에 상기 레지스터 수단에 잔존된 상기 초기 및 후속 부분기입데이타로써 상기 1워드 독출 데이타내의 선행데이타를 치환하여 재기입 데이타를 생성하는 조합수단, 그리고 상기 제기입 데이타를 상기 메모리 뱅크들 내에 재기억시키는 수단으로 구성되는 것이 특징인 부분기입 제어회로.
3. 인터리이브 방법에 의해 모든 메모리뱅크에 부분기입 액세를 실행하기 위한 복수개의 메모리 뱅크를 갖는 기억부에 사용되는, 부분기입제어 회로에서, 메모리뱅크로부터 1워드 독출데이타를 독출하고, 액세스시간을 구하며, 기억부 외부에서 송출된 초기 액세스 지령에 따라 동작을 개시하는 독출 수단 ; 상기 초기 액세스지령에 따라, 초기 부분기입 데이타를 갖는 초기 1워드 기입데이타를 저장하고, 또한 상기 액세스시간이 끝나기 전에, 후속하는 액세스지령에 따라 중첩기입동작으로, 상기 후속하는 부분기입 데이타를 갖는 후속1워드 기입데이타를 메모리뱅크들에 대응해서 저장하기 위한 제1레지스터 수단, 상기 초기 1워드 기입데이타, 상기 후속 1워드 기입데이타 및 상기 후속 액세스지령은 상기 기억부의 외부로부터 송출되며 ; 상기 초기 액세스지령과 상기 후속 액세스지령에 따라서, 각각, 상기 제1레지스터수단에 저장될 상기 초기 및 후속 부분기입데이타의 위치를 지정하는 위치 결정데이타를 각 메모리 뱅크에 대응해서 저장하기 위한 제2레지스터 수단, 상기 위치결정 데이타는, 상기 초기 및 후속 1워드 기입 데이타를 대응해서, 각각 기억부외부에서 송출되며 ; 상기 액세스시간중 상기 제1레지스터 수단에 잔존 및 저장된 상기 초기 및 후속부분기입데이타와 상기 1워드 독출데이타를 조합하고, 상기 액세스 시간경과후에, 상기 위치결정 데이타를 사용해서 상기 1워드 독출데이타내의 선행 데이타를 상기 초기 및 후속부분기입 데이타로 치환하여 1워드 재기입 데이타를 생성하는 조합수단, 그리고 상기 1워드 재기입 데이타를 상기 메모리뱅크들 내에 재기억시키는 수단을 포함하는 것이 특징인 부분기입 제어회로.
4. 제3항에서, 상기 제1레지스터 수단이, 메모리뱅크수만큼 설치된 제1레지스터들과, 상기 메모리뱅크들에 대응해서, 상기 초기 및 후속 1워드 기입데이타를 각각 세팅하기 위한 세트신호들을 생성하는 (AND)게이트 회로를 갖는 것이 특징인 부분기입 제어회로.
5. 제4항에서, 상기 제2레지스터 수단들이, 메모리 뱅크들의 수만큼 설치된 제2레지스터들과(AND-OR)회로들을 구비하고, 상기 제2레지스터들 각각은 D형 플립플롭회로로 구성된 것이고, 이 D형 플립플롭 회로는, 상기 액세스시간이 경과한후 리세트(reset)될때까지 상기 세트 신호들중 하나가 공급될때 상기 위치결정 데이타중 하나를 세팅하며, 상기 (AND-OR)회로들중 하나가, 상기 액세스시간이 경과될때까지 상기 D형 플립플롭회로가 상기 위치결정 데이타를 저장하도록 하기 위한 것이 특징인 부분기입 제어회로.

Images