KR920005701B1 - 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 - Google Patents
반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 Download PDFInfo
- Publication number
- KR920005701B1 KR920005701B1 KR1019890010258A KR890010258A KR920005701B1 KR 920005701 B1 KR920005701 B1 KR 920005701B1 KR 1019890010258 A KR1019890010258 A KR 1019890010258A KR 890010258 A KR890010258 A KR 890010258A KR 920005701 B1 KR920005701 B1 KR 920005701B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- aluminum
- titanium
- wiring layer
- metal
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 230000004888 barrier function Effects 0.000 title abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 127
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 127
- 239000010936 titanium Substances 0.000 claims abstract description 72
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 43
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000027756 respiratory electron transport chain Effects 0.000 claims abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 239000002905 metal composite material Substances 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 21
- 239000011259 mixed solution Substances 0.000 claims description 10
- 230000033001 locomotion Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 229910018575 Al—Ti Inorganic materials 0.000 abstract description 17
- 239000004411 aluminium Substances 0.000 abstract 2
- 229910001069 Ti alloy Inorganic materials 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 239000000956 alloy Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 170
- 238000000151 deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910004349 Ti-Al Inorganic materials 0.000 description 3
- 229910004692 Ti—Al Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 방법에 따라 형성된 금속배선층의 구조를 나타내는 단면도.
제2a도 내지 제2c도는 본 발명에 의한 제1실시예의 제조과정을 나타낸 단면도.
제3a도 내지 제3d도는 본 발명에 의한 제2실시예의 제조과정을 나타낸 단면도.
제4a도 내지 제4c도는 본 발명에 의한 제3실시예의 제조과정을 나타낸 단면도.
제5a도 내지 제5c도는 본 발명에 의한 제4실시예의 제조과정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연물질층 2 : 알루미늄층(Al)
3 : 티타늄층(Ti) 4 : Ti-Al 금속합성층
5 : 금속층 10 : 실리콘 기판
본 발명은 반도체 집적회로내의 소자연결용 금속배선층 및 그 제조방법에 관한 것으로, 특히 금속배선층의 외주면, 예를들어 상,하부 및 양측면에 Al-Ti(Aluminum-Titanium) 금속합성층을 형성하는 반도체 집적회로내의 소자연결용 금속배선층 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 집적회로를 제조하는 데에 있어서, 최종단계로서, 집적회로 내부에 형성된 소정목적의 각 소자들을 상호 연결시키는 금속배선층의 재료는 우수한 전기전도도를 갖고, 증착공정 및 마스크 패턴 형성 공정이 용이한 재료로서, 예를들어 알루미늄을 가장 널리 사용하고 있다. 알루미늄의 장점은 상기의 설명외에도 산화막 상부에서 배선공정시 접착성이 좋고, 패케이지시 Au 배선(Gold Wire) 또는 다른 알루미늄 배선과 본딩이 용이하며, 그리고 재료의 가격이 저렴하여 매우 경제적인 장점들을 가지고 있다.
반면에 알루미늄은 물질특성상 아래와 같은 여러가지 문제점들도 가지고 있다.
첫째로, 예를들어 실리콘 기판 상부에 알루미늄으로 된 금속배선층 제조공정시 알루미늄 배선층과 실리콘 기판간의 접합을 좋게 하기 위해 행하는 열처리 공정(400℃∼450℃)이나, 상기 실리콘 기판상에 알루미늄 배선층을 형성한후, 그 상부에 절연층을 침착하는 공정(350℃∼450℃)과 같은 열처리 공정과정에서, 알루미늄 배선층과 실리콘 기판간의 접속된 접합부분에서 실리콘 기판으로부터 실리콘이 알루미늄 배선층내로 확산되어 접합의 일정부분에 홈(Pit)이 형성되고, 그로인하여, 접합이 파괴된다. 이와같은 이유로하여 일반적으로 알루미늄 배선층내에 대략 1wt% 정도의 Si을 첨가하여 사용하거나, 또한 알루미늄층을 침착하기 전에 먼저 TiW(Titanium, Tungsten)층 (10% Titanium/90% Tungsten)이나 TiN(Titanium, Nitrogen)층과 같은 실리콘의 확산에 대한 장벽금속층(Metal Barrier Layer)을 사용해야 한다.
둘째로, 상기와 같은 열처리 과정에서 알루미늄 배선층과 그 하부의 기판과의 열팽창 계수 차이로 인해 알루미늄 배선층으로부터 알루미늄이 표면 위로 돌출하는 돌출부(Hillock)가 발생되는 문제이다. 이 돌출부는, 내부 연결성용 금속배선층 형성공정후에 전체 구조상에 보호막을 침착하고 소자의 패케이지 공정을 실시할때에 외부의 배선과 상기 내부 연결선용 금속배선층을 서로 연결시키기 위하여 본딩 패드 부분의 보호막만을 제거하는 사진식각 공정을 행하는 경우, 본딩 패드 부분이외에서 감광물질이 알루미늄 배선층 표면에 형성된 돌출부를 완전히 덮지 못하여 이 돌출된 부분에서의 보호막층이 식각됨으로써, 보호막 역할을 할 수 없도록 하는 문제를 유발시킨다. 또한, 다층금속배선층을 형성하는 경우에 있어서도 이 돌출부로 인해 절연물질층에 핀 홀(Pin Hole)이 생성되어, 원하지 않는 부분에서 하부의 금속배선층과 상부의 금속배선층이 서로 전기적으로 접속되어, 그로인하여 소자들이 동작하지 못하게 되는 문제가 발생된다.
세번째로, 소자가 동작할때, 알루미늄 배선층에 전류의 흐름, 즉 전자의 이동은 알루미늄의 그레인 경계(Grain Boundary) 부분에서 상기 전자가 알루미늄의 원자와의 충돌을 초래한다. 따라서 알루미늄 원자의 이동이 생겨 알루미늄 배선이 끊어지게 되는 전기이동(Electromigration) 현상이 발생된다.
상기한 바와같이 알루미늄 배선층 표면에서의 돌출부 문제와 전기이동(Electromigration) 문제를 해결하기 위한 종래의 방법중의 하나는, 제1도에서 보는 바와같이 알루미늄층과 티타늄층을 순서대로 침착하고 이들의 마스크 패턴 공정에 의해 알루미늄 배선층을 형성한후, 이를 열처리하여 상부에 Al-Ti 금속합성층을 형성하였다. 따라서 Al-Ti 금속합성물에 의해 상기한 돌출부의 형성이 억제되고, 또한 전술한 바와같은 알루미늄내의 전기이동 현상문제를 감소시킬 수 있다. 상기 알루미늄-티타늄의 금속합성층은 대략 350℃∼450℃ 정도의 온도에서 열처리함으로써 얻어지며, 알루미늄내에 실리콘이 2wt% 이하로 첨가되어 있을때, Al-Ti 금속합성층은 대부분 Al3Ti으로 구성된다.
그러나 이와같은 종래의 방법으로는 알루미늄 배선층 상부의 돌출부는 억제할 수 있으나 알루미늄 배선층의 측벽으로 돌출되는 측면돌출부는 억제하지 못한다. 또한 서로 분리되어 있으면서 서로 이웃한 알루미늄 배선층들 사이의 간격이 좁을 경우, 상기 측면으로 발생되는 측면 돌출부에 의해 서로 바람직하지 않게 접촉되어, 그로인하여 소자들의 오동작이 초래된다.
따라서, 본 발명의 목적은 알루미늄 배선층의 상,하 및 측면의 노출된 표면 전체에 걸쳐 Al-Ti 금속합성층을 형성하도록 구성한 반도체 집적회로내의 소자 연결용 금속배선층 및 그 제조방법을 제공하는데 있다.
본 발명의 소자연결용 금속배선층에 의하면, 금속배선층의 상부는 물론 양측벽에서의 돌출부의 발생을 억제하며, 또한 전술한 바와같은 알루미늄 배선층과 실리콘 기판간의 접합부의 파괴나, 알루미늄 배선층내의 전기이동 현상이 발생되는 것을 방지할 수 있다.
본 발명에 의한 반도체 집적회로내의 소자연결용 금속배선층의 한 실시예에 의하면, 반도체 소자 제조공정에서 절연물질층 상부에 형성되는 소자연결용 알루미늄 배선층의 열처리 공정시 발생되는 상기 알루미늄 배선층의 표면상으로 형성될 수 있는 돌출부 및 알루미늄 배선층 자체내의 전자이동을 방지하기 위하여, 상기 절연물질층 상부일부에 제각기 이격되어 형성되되, 제각기 상부, 양측벽 및 하부를 가진 다수의 알루미늄 배선층과, 상기 각각의 알루미늄 배선층의 상부 및 양측벽에 알루미늄-티타늄 금속합성층이 형성되는 것을 특징으로 한다.
본 발명에 의한 반도체 집적회로내의 소자연결용 금속배선층의 다른 실시예에 의하면, 반도체 소자 제조공정에서 실리콘 기판 상부에 형성되는 소자연결용 알루미늄 배선층의 열처리 공정시 발생되는 상기 알루미늄 배선층과 접속되는 상기 실리콘 기판간의 접합부에서 발생될 수 있는 홈 및 알루미늄 배선층 자체내의 전자이동을 방지하기 위하여, 실리콘 기판과, 상기 실리콘 기판 상부 일부에 제각기 이격되어 형성되되, 제각기 상부, 양측벽 및 하부를 가진 다수의 알루미늄 배선층과, 상기 각각의 알루미늄 배선층의 상부 및 양측벽에 침착되는 알루미늄-티타늄 금속합성층 및 상기 각각의 알루미늄 배선층과 실리콘 기판 사이의 상기 알루미늄 배선층 하부에 금속층패턴이 형성되는 것을 특징으로 한다.
이하, 본 발명을 첨부한 도면을 참조하며 상세히 설명하면 다음과 같다.
첨부한 도면에 도시한 것은 편의상 절연물질층 또는 실리콘 기판 상부에 금속배선층을 형성한 것이지만, 본 발명의 금속배선층은 실제사용상 각각의 소자 즉, 트랜지스터, 캐패시터, 저항 등에 적용하여, 이를 실리콘 기판 상부에 형성하여 이루어진 반도체 소자에 응용될 수 있다.
제1도는 종래의 방법에 따라 형성된 금속배선층의 구조를 나타내는 단면도로서, 절연물질층(1) 상부에 알루미늄층(2)과 티타늄층(3)을 순차적으로 증착하고, 이들의 마스크 패턴공정으로 상기 알루미늄층(2) 및 티타늄층(3)의 일부를 제거하여 서로 이격된 상태의 다수의 알루미늄 배선층(2A)을 형성한후, 열처리 공정으로 상기 티타늄층(3)의 티타늄과 알루미늄층(2)의 알루미늄이 서로 반응하여, 상기 알루미늄 배선층(2A)의 상부(2B)에만 Al-Ti 금속합성층(4)을 형성한 상태의 단면도이다.
제2a도 내지 제2c는 본 발명에 의한 제1실시예의 제조과정을 나타낸 단면도이다.
제2a도는 절연물질층(1) 상부에 알루미늄층(2)을 증착하고 마스크 패턴 공정에 의해 상기 알루미늄층(2)의 일부를 제거하여 서로 이격된 상태로 다수의 알루미늄 배선층(2A)을 형성한후 전체 구조상부에 티타늄층(3)을 침착한 상태의 단면도이다.
제2b도는 상기 티타늄층(3)이 침착된 제2a도의 구조를 N2/H2,N2또는 Ar의 분위기 가스를 사용하여 가열로(도시않됨) 내의 400∼500℃ 사이의 온도로 열처리하면 알루미늄층(2)의 알루미늄과 티타늄층(3)의 티타늄이 반응함으로써, 알루미늄 배선층(2A) 외부표면에는 제1 Al-Ti 금속합성층(4A)이 형성되고, 절연물질층(1) 상부에는 티타늄층(3)이 그대로 남아있는 상태를 도시한 단면도이다.
제2c도는 절연물질층(1) 상부에 남아있는 티타늄층(3)만을 선택적으로 식각하기 위하여, 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18∼40℃의 온도로 유지한 상태에서 상기 티타늄층(3)가 형성된 제2b도의 구조를 상기 혼합용액에 넣어서 티타늄층(제2b도의 3)만 선택적으로 식각한 상태의 단면도로써, 알루미늄 배선층(2A)의 상부(2B)와 양측면(2C)에 제1 Al-Ti 금속합성층(4A)이 형성된 것을 나타낸다.
제3a도 내지 제3d도는 본 발명에 의한 제2실시예의 제조과정을 나타낸 단면도로써, 알루미늄 배선층내의 전기이동(Electromigration) 현상을 더욱 억제시킬 수 있다.
제3a도는 절연물질층(1) 상부에 제1 티타늄층(3A)과 알루미늄층(2)을 순차적으로 침착하고, 마스크 패턴 공정에 의해 상기 알루미늄층(2) 및 제1 티타늄층(3A)의 일부를 제거하여 서로 이격된 다수의 알루미늄 배선층(2A)을 형성한 상태의 단면도이다.
제3b도는 제3a도의 전체 구조상부에 제2 티타늄층(3B)을 침착한 상태의 단면도이다.
제3c도는 상기 제2 티타늄층(3B)이 증착된 제3b도의 구조를 N/H,N 또는 Ar의 분위기 개스를 사용하여, 가열로(도시않됨)내에서 400∼500℃ 사이의 온도를 열처리하면, 알루미늄층(2)의 알루미늄과 제1 및 제2 티타늄층(3A 및 3B)의 티타늄이 서로 반응함으로써, 알루미늄 배선층(2A)의 상,하부(2B,2D) 및 양측벽(2C) 모두에서 제1 및 제2 Al-Ti 금속합성층(4A 및 4B)이 형성되고, 절연물질층(1) 상부의 제2 티타늄층(3B)은 그대로 남아있는 상태의 단면도이다.
제3d도는 절연물질층(1) 상부에 남아있는 제2 티타늄층(3B)만을 선택적으로 식각하기 위하여, 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18℃∼40℃의 온도로 유지한 상태에서, 상기 제3c도의 구조를 상기 혼합용액에 넣어서 절연물질층(1) 상부의 제2 티타늄층(제3c도의 3B)만을 선택적으로 식각한 상태의 단면도이다. 그로인하여 알루미늄 배선층(2A)의 상, 하부(2B,2D) 그리고 양측벽(2C) 모두에 제1 및 제2 Al-Ti 금속합성층(4A 및 4B)이 형성된 것을 나타낸다.
제4a도 내지 제4c도는 본 발명에 의한 제3실시예의 제조과정을 나타낸 단면도이다. 이는 알루미늄 배선층(2A)의 하부에는 TiW로된 금속층패턴(5A)이 형성되고, 이의 상부 및 양측벽에는 제1 Al-Ti 금속합성층(4A)이 형성되는 구조를 얻기 위한 실시예로서, 기판이 실리콘일 경우, 열처리 과정중 실리콘과 알루미늄 배선층간의 접합부위에서 홈이 발생되어, 그로인하여 접합이 파괴되는 문제점을 방지하기 위한 것이다.
제4a도는 실리콘 기판(10) 상부에 TiW등의 금속층(5)과 알루미늄층(2)을 순서대로 침착하고, 이의 마스크 패턴 공정에 의해 상기 금속층(5)과 알루미늄층(2)의 일부를 제거하여 서로 이격된 상태로 다수의 알루미늄 배선층(2A) 및 금속층 패턴(5A)을 형성한 상태의 단면도이다.
제4b도는 전체적으로 티타늄층(3)를 침착하고 이 구조를 N2/H2,N2또는 Ar의 분위기 가스를 사용하여 가열로내에서 400∼500℃ 사이의 온도로 열처리하여 알루미늄층(2)의 알루미늄과 티타늄층(3)의 티타늄이 반응함으로써, 알루미늄 배선층(2A) 상부(2B) 및 양측벽(2C)에 제1 Al-Ti 금속합성층(4A)이 형성되고, 실리콘 기판(10) 상부 일부의 티타늄층(3)은 그대로 있는 상태를 도시한 단면도이다.
제4c도는 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18∼40℃의 온도상태로 유지한 상태에서, 상기 혼합용액을 사용하여 실리콘 기판(10) 상부의 티타늄층(3)만을 선택적으로 식각한 상태의 단면도로서, 알루미늄 배선층(2A) 하부(2D)에는 금속층패턴(5A)이 형성되고, 그의 상부(2B) 및 양측벽(2C)에는 제1 Al-Ti 금속합성층(4A)이 형성된 상태를 나타낸다.
제5a도 내지 제5c도는 본 발명에 의한 제4실시예의 제조과정을 나타낸 단면도이다.
제5a도는 실리콘 기판(10)상에 TiW으로된 금속층(5), 제1 티타늄층(3A) 및 알루미늄층(2)을 순차적으로 소정두께 증착하고, 이들의 마스크 패턴 공정에 의해 다수의 알루미늄 배선층(2A)을 서로 이격되게 형성한 상태의 단면도이다(여기서 주지할 것은 상기 금속층(5)으로 TiW 대신에 TiN층을 사용할 수도 있다).
제5b도는 전체구조상부에 제2 티타늄층(3B)를 침착한 상태의 단면도이다.
제5c도는 제2b도와 같이 N2/H2,N2또는 Ar의 분위기 개스를 사용하여, 가열로(도시않됨) 내의 열처리하여 알루미늄층(2)의 알루미늄과 제1 및 제2 티타늄층(3A 및 3B)의 티타늄을 반응시켜 Al-Ti 금속합성층(4)을 형성하고, 제2c도와 같은 혼합비와 온도를 가진 혼합용액을 사용하여, 실리콘 기판(10) 상부의 제2 티타늄층(3)만 선택적으로 식각한 상태의 단면도이다. 여기에는 알루미늄 배선층(2A)의 상,하부(2B,2D) 및 양측면(2C)에 제1 및 제2 Ti-Al 금속합성층(4A 및 4B)이 형성되고, 실리콘 기판(10)과 제2 Ti-Al 금속합성층(4B) 사이에 금속층패턴(5A)이 형성된 상태를 나타낸다.
상기의 제3 및 제4실시예에서 금속층패턴(5A)을 형성하는 이유는 만일 알루미늄 배선층(2A)이 실리콘 기판(10) 상부에 형성되는 경우, 상기 제1 및 제2 Al-Ti 금속합성층(4A 및 4B)이 형성되는 과정에 상기 금속합성층은 또한 실리콘과도 반응하여, Ti-Al-Si 금속합성층(Ti7Al5Si12)이 형성된다. 이때 알루미늄 배선층(2A)과 실리콘 기판(10)간의 접합부분에서 실리콘 기판으로부터 실리콘이 알루미늄 배선층내로 확산되어 상기 접합의 일정부분에 홈(Pit)이 형성되는 것을 방지하기 위해 상기 금속층패턴(5A)이 사용한다.
상기와 같이 본 발명에 의한 금속배선층을 형성방법에 의하면, 알루미늄 배선층의 상부, 양측면에서 Al-Ti 금속합성물이 형성될 수 있음은 물론 알루미늄 배선층의 하부에 장벽금속층이 형성된 금속배선층을 제공할 수 있기 때문에, 종래의 알루미늄으로된 금속배선층의 상부 및 측벽에서 발생될 수 있는 돌출부의 발생 및 알루미늄 배선층내의 전기이송의 발생을 방지하여 반도체 소자의 신뢰성을 높일 수가 있다.
Claims (12)
- 반도체 소자 제조공정에서 절연물질층 상부에 형성되는 소자연결용 알루미늄 배선층의 열처리 공정시 발생되는 상기 알루미늄 배선층의 표면상으로 형성될 수 있는 돌출부 및 알루미늄 배선층 자체내의 전자이동을 방지하기 위한 반도체 집적회로내의 소자연결용 금속배선층 제조방법에 있어서, 상기 절연물질층 상부에 알루미늄층을 형성하는 단계와, 상기 알루미늄층의 마스크 패턴 공정에 의해 상기 알루미늄층의 일부를 식각하여 제각기 이격된 상태로 제각기 상부 및 양측벽을 가진 다수의 알루미늄 배선층을 형성하는 단계와, 상기 알루미늄 배선층 및 절연물질층 상부 일부를 포함한 전체구조 상부에 티타늄층을 형성하는 단계와, 상기 티타늄층의 티타늄과 알루미늄 배선층의 알루미늄이 반응하여 상기 알루미늄 배선층의 상부 및 양측벽에 제1 알루미늄-티타늄 금속합성층을 형성하도록 상기 티타늄층을 열처리하는 단계와, 상기 절연물질층 상부 일부상의 티타늄층을 선택적으로 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제1항에 있어서, 상기 절연물질층 상부 일부상의 티타늄층을 선택적으로 제거하는 단계는, 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18∼40℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제1항에 있어서, 상기 티타늄층을 열처리하는 단계는, N2/H2,N2또는 Ar의 분위기 개스를 사용하여 가열로내에 400∼500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 반도체 소자 제조공정에서 절연물질층 상부에 형성되는 소자연결용 알루미늄 배선층의 열처리 공정시 발생되는 상기 알루미늄 배선층의 표면상으로 형성될 수 있는 돌출부 및 알루미늄 배선층 자체내의 전자이동을 방지하기 위한 반도체 집적회로내의 소자연결용 금속배선층 제조방법에 있어서, 상기 절연물질층 상부에 제1 티타늄층 및 알루미늄층을 순차로 형성하는 단계와, 상기 알루미늄층 및 제1 티타늄층의 마스크패턴 공정에 의해 상기 알루미늄층 및 제1 티타늄층의 일부를 순차로 식각하여, 제각기 이격된 상태로 제각기 상,하부 및 양측벽을 가진 다수의 알루미늄 배선층을 형성하는 단계와, 상기 알루미늄 배선층 및 절연물질층 상부 일부를 포함한 전체구조 상부에 제2 티타늄층을 형성하는 단계와, 상기 제1 및 제2티타늄층의 티타늄과 알루미늄 배선층의 알루미늄이 반응하여 상기 알루미늄 배선층의 상, 하부 및 양측벽에 제1 및 제2 알루미늄-티타늄 금속합금층을 형성하도록 상기 제1 및 제2 티타늄층을 열처리하는 단계와, 상기 절연물질층 상부 일부상의 제2 티타늄층을 선택적으로 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제4항에 있어서, 상기 제1 및 제2 티타늄층을 열처리하는 단계는, N2/H2,N2또는 Ar등의 분위기 개스를 사용하여 가열로내에 400∼500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 및 그 제조방법.
- 제4항에 있어서, 상기 절연물질층 상부 일부상의 제2 티타늄층을 선택적으로 제거하는 단계는, 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18∼40℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 반도체 소자 제조공정에서 실리콘 기판 상부에 형성되는 소자연결용 알루미늄 배선층의 열처리 공정시 발생하는 상기 알루미늄 배선과 접속하는 상기 실리콘 기판간의 접합부에서 발생될 수 있는 홈 및 알루미늄 배선층 자체내의 전자이동 현상을 방지하기 위한 반도체 집적회로내의 소자 연결용 금속배선층 제조방법에 있어서, 상기 실리콘 기판 상부에 금속층 및 알루미늄층을 순차로 형성하는 단계와, 상기 알루미늄층 및 금속층의 마스크패턴 공정에 의해 상기 알루미늄층 및 금속층의 일부를 순차로 식각하여, 제각기 이격된 상태로 제각기 상,하부 및 양측벽을 가지되, 하부에는 금속패턴이 형성된 다수의 알루미늄 배선층을 형성하는 단계와, 상기 알루미늄 배선층 및 실리콘 기판 상부를 포함한 전체구조 상부에 티타늄층을 형성하는 단계와, 상기 티타늄층의 티타늄과 알루미늄 배선층의 알루미늄이 반응하여 상기 알루미늄 배선층의 상부 및 양측벽에 제1 알루미늄-티타늄 금속합금층을 형성하도록 상기 티타늄층을 열처리하는 단계와, 상기 실리콘 기판 상부 일부의 티타늄층을 선택적으로 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제7항에 있어서, 상기 티타늄을 열처리하는 단계는, N2/H2,N2또는 Ar의 분위기 개스를 사용하여 가열로내에 400∼500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제7항에 있어서, 상기 실리콘 기판 상부 일부상의 티타늄층을 선택적으로 제거하는 단계는, 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18∼40℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 반도체 소자 제조공정에서 실리콘 기판 상부에 형성되는 소자연결용 알루미늄 배선층의 열처리 공정시 발생하는 상기 알루미늄 배선과 접속하는 상기 실리콘 기판 간의 접합부에서 발생될 수 있는 홈 및 알루미늄 배선층 자체내의 전자이동 현상을 방지하기 위한 반도체 집적회로내의 소자 연결용 금속배선층 제조방법에 있어서, 상기 실리콘 기판 상부에 금속층, 제1 티타늄층 및 알루미늄층을 순차로 형성하는 단계와, 마스크패턴 공정에 의해 상기 알루미늄층, 제1 티타늄층 및 금속층을 순차로 식각하여, 제각기 이격된 상태로 제각기 상,하부 및 양측벽을 가지되, 하부에는 금속층 패턴이 형성된 다수의 알루미늄 배선층을 형성하는 단계와, 상기 알루미늄 배선층 및 실리콘 기판 상부 포함한 전체구조 상부에 제2 티타늄층을 형성하는 단계와, 상기 제1 및 제2 티타늄층의 티타늄과 알루미늄 배선층의 알루미늄이 반응하여 상기 알루미늄 배선층의 상,하부 및 양측벽에 제1 및 제2 알루미늄-티타늄 금속합성층을 형성하도록 상기 제1 및 제2 티타늄층을 열처리하는 단계와, 상기 실리콘 기판 상부 일부의 제2 티타늄층을 선택적으로 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제10항에 있어서, 상기 제1 및 제2 티타늄을 열처리하는 단계는, N2/H2,N2또는 Ar의 분위기 개스를 사용하여 가열로내에 400∼500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
- 제10항에 있어서, 상기 실리콘 기판 상부 일부상의 제2 티타늄층을 선택적으로 제거하는 단계는, 혼합비가 1 : 1 : 5인 NH4OH/H2O2/H2O의 혼합용액을 18∼40℃의 온도에서 실시하는 것을 특징으로 하는 반도체 집적회로내의 소자 연결용 금속배선층 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010258A KR920005701B1 (ko) | 1989-07-20 | 1989-07-20 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
| JP2190875A JPH0370137A (ja) | 1989-07-20 | 1990-07-20 | 半導体集積回路内の素子連結用金属配線層およびその製造方法 |
| US07/884,037 US5332693A (en) | 1989-07-20 | 1992-05-14 | Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890010258A KR920005701B1 (ko) | 1989-07-20 | 1989-07-20 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003794A KR910003794A (ko) | 1991-02-28 |
| KR920005701B1 true KR920005701B1 (ko) | 1992-07-13 |
Family
ID=19288225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890010258A KR920005701B1 (ko) | 1989-07-20 | 1989-07-20 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5332693A (ko) |
| JP (1) | JPH0370137A (ko) |
| KR (1) | KR920005701B1 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434939A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体装置およびその製造方法 |
| JPH05315332A (ja) * | 1992-04-02 | 1993-11-26 | Nec Corp | 半導体装置およびその製造方法 |
| GB9219281D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| GB9219267D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| JPH06302599A (ja) * | 1993-04-13 | 1994-10-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
| US5814560A (en) * | 1995-11-29 | 1998-09-29 | Advanced Micro Devices, Inc. | Metallization sidewall passivation technology for deep sub-half micrometer IC applications |
| US5909635A (en) * | 1996-06-28 | 1999-06-01 | Intel Corporation | Cladding of an interconnect for improved electromigration performance |
| US5913146A (en) * | 1997-03-18 | 1999-06-15 | Lucent Technologies Inc. | Semiconductor device having aluminum contacts or vias and method of manufacture therefor |
| US6175154B1 (en) * | 1997-12-16 | 2001-01-16 | Texas Instruments Incorporated | Fully encapsulated metal leads for multi-level metallization |
| US6329718B1 (en) * | 1998-06-26 | 2001-12-11 | Advanced Micro Devices, Inc. | Method for reducing stress-induced voids for 0.25mμ and smaller semiconductor chip technology by annealing interconnect lines and using low bias voltage and low interlayer dielectric deposition rate and semiconductor chip made thereby |
| US6650043B1 (en) * | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
| EP1113497A3 (en) * | 1999-12-29 | 2006-01-25 | Texas Instruments Incorporated | Semiconductor package with conductor impedance selected during assembly |
| US6617689B1 (en) * | 2000-08-31 | 2003-09-09 | Micron Technology, Inc. | Metal line and method of suppressing void formation therein |
| US20030186074A1 (en) * | 2002-04-02 | 2003-10-02 | Chi-Lin Chen | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same |
| KR100579846B1 (ko) * | 2003-12-11 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선층 및 이의 제조 방법 |
| US8828861B2 (en) * | 2010-08-20 | 2014-09-09 | Macronix International Co., Ltd. | Method for fabricating conductive lines of a semiconductor device |
| CN107484330A (zh) * | 2016-06-07 | 2017-12-15 | 鹏鼎控股(深圳)股份有限公司 | 高频铜银混合导电线路结构及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138235A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of titanic etching solution and semiconductor device using this etching solution |
| JPS55138258A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
| US4267012A (en) * | 1979-04-30 | 1981-05-12 | Fairchild Camera & Instrument Corp. | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer |
| US4576900A (en) * | 1981-10-09 | 1986-03-18 | Amdahl Corporation | Integrated circuit multilevel interconnect system and method |
| JPS60193362A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS62296443A (ja) * | 1986-06-16 | 1987-12-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4980752A (en) * | 1986-12-29 | 1990-12-25 | Inmos Corporation | Transition metal clad interconnect for integrated circuits |
| US4988423A (en) * | 1987-06-19 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating interconnection structure |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| GB2214709A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of enabling connection to a substructure forming part of an electronic device |
| US4906589A (en) * | 1989-02-06 | 1990-03-06 | Industrial Technology Research Institute | Inverse-T LDDFET with self-aligned silicide |
-
1989
- 1989-07-20 KR KR1019890010258A patent/KR920005701B1/ko not_active IP Right Cessation
-
1990
- 1990-07-20 JP JP2190875A patent/JPH0370137A/ja active Pending
-
1992
- 1992-05-14 US US07/884,037 patent/US5332693A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370137A (ja) | 1991-03-26 |
| US5332693A (en) | 1994-07-26 |
| KR910003794A (ko) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005701B1 (ko) | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 | |
| US5475267A (en) | Multilayer interconnection structure for a semiconductor device | |
| EP0354717A2 (en) | Semi-conductor device and method of manufacturing such a device | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| KR100701673B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| US6440841B2 (en) | Method of fabricating vias | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960002062B1 (ko) | 금속배선 형성 방법 | |
| JPH0620997A (ja) | 半導体装置およびその製造方法 | |
| KR100199526B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
| KR100316030B1 (ko) | 반도체장치의알루미늄배선형성방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990003484A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| JP2000323476A (ja) | 配線構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020618 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |