KR920005271B1 - Vtr format discriminating circuit by using reproduced f.m. signal - Google Patents

Vtr format discriminating circuit by using reproduced f.m. signal Download PDF

Info

Publication number
KR920005271B1
KR920005271B1 KR1019890018934A KR890018934A KR920005271B1 KR 920005271 B1 KR920005271 B1 KR 920005271B1 KR 1019890018934 A KR1019890018934 A KR 1019890018934A KR 890018934 A KR890018934 A KR 890018934A KR 920005271 B1 KR920005271 B1 KR 920005271B1
Authority
KR
South Korea
Prior art keywords
signal
output
circuit
bgp
input
Prior art date
Application number
KR1019890018934A
Other languages
Korean (ko)
Other versions
KR910013195A (en
Inventor
박병하
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890018934A priority Critical patent/KR920005271B1/en
Publication of KR910013195A publication Critical patent/KR910013195A/en
Application granted granted Critical
Publication of KR920005271B1 publication Critical patent/KR920005271B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Circuits Of Receivers In General (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.No content.

Description

재생 FM 신호를 이용한 VTR 포맷트 판별 직접회로Integrated VTR Format Discrimination Circuit Using Replay FM Signal

제1도는 본 발명의 회로의 블럭구성도이다.1 is a block diagram of a circuit of the present invention.

제2도는 제1도의 구체적인 실시예의 상세 회로도이다.2 is a detailed circuit diagram of the specific embodiment of FIG.

제3도는 본 발명의 주요부의 파형도이다.3 is a waveform diagram of an essential part of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

Q1-Q55: 트랜지스터 R1-R45: 저항Q 1 -Q 55 : Transistor R 1 -R 45 : Resistance

C1-C4: 콘덴서 D1-D6: 다이오드C 1 -C 4 : Capacitor D 1 -D 6 : Diode

10 : 재생 FM 신호 입력 단자 20 : 버스트 게이트 펄스(BGP)입력 단자10: reproduction FM signal input terminal 20: burst gate pulse (BGP) input terminal

30 : 리미팅 증폭기 40 : 위상 천이 회로30 limiting amplifier 40 phase shift circuit

50 : 위상 비교기 60 : 적분기50: phase comparator 60: integrator

70 : 버퍼 80 : 샘플 및 호올드 부70: Buffer 80: Sample and Old Part

90 : 레벨 비교기 100 : 드라이브 회로 190: level comparator 100: drive circuit 1

110 : 드리이브 회로 2 120 : 전류 스위치 부110: drive circuit 2 120: current switch unit

130 : 제어 회로 140 : 레벨 비교기의 반전 출력 단자130: control circuit 140: inverting output terminal of the level comparator

150 : 레벨 비교기의 비반전 출력단자 160 : 출력 단자 1150: non-inverting output terminal of the level comparator 160: output terminal 1

170 : 출력 단자 2170: output terminal 2

본 발명은 비데오 테이프 레코더(VTR)등에서 테이프에 기록되어 있는 FM 신호를 재생시에 판독함으로써 테이프에 기록된 VTR 포맷트(Format)를 판별하여 주는 VTR 포맷트 판별 직접 회로에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a VTR format discrimination integrated circuit for discriminating a VTR format recorded on a tape by reading an FM signal recorded on a tape during playback in a video tape recorder (VTR) or the like.

종래의 판별 회로는 개별 소자와 LC를 이용한 공진회로를 사용하여 설계되어있었기 때문에 인쇄기판(PCB)의 면적을 지나치게 많이 차지하였었을 뿐만아니라 잡음에 대한 오동작이 많았었으며, 개별 소자의 특성에 따라 그 판별 능력이 좌우되는 단점이 있었다.Since the conventional discrimination circuit is designed by using a resonant circuit using an individual element and an LC, it occupies not only a large area of a printed circuit board (PCB) but also has a large number of malfunctions due to noise. There was a disadvantage that the discriminating ability depends.

따라서, 본 발명의 목적은 상기한 종래 회로의 문제점을 개선하여 특히 잡음에 강한 특성을 가질 수 있으면서 동시에 우수한 판별 능력을 갖는 VTR 포맷트 판별 직접 회로를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a VTR format discrimination integrated circuit which can improve the problems of the conventional circuit described above, particularly having a strong characteristic against noise and at the same time having an excellent discrimination ability.

상기한 목적을 달성하기 위하여 본 발명에서는 종래의 회로에서의 인덕턴스와 콘덴서 회로(LC회로)를 없애는 대신에 테이프에 기록된 주파수에 해당하는 전압을 발생하게 하는 F-V변환기(Frequency to Voltage Converter)를 사용하여 판별 능력을 향상시켰고, 판별의 정확성을 높이기 위하여 제어 신호로서 버스트 게이트 펄스(BGP)를 이용하여 BGP 신호가 입력되는 기간에 해당하는 주파수만을 이용하여 판별하도록 하여 잡음에 대한 판별 능력을 향상시키도록 구성한 것이다.In order to achieve the above object, the present invention uses an FV converter (Frequency to Voltage Converter) that generates a voltage corresponding to the frequency recorded on the tape instead of eliminating the inductance and capacitor circuit (LC circuit) in the conventional circuit. In order to improve the discrimination ability, and to improve the accuracy of discrimination, the burst gate pulse (BGP) is used as the control signal to discriminate only the frequency corresponding to the period in which the BGP signal is input. It is made up.

이하 첨부된 본 발명의 회로도를 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying circuit diagram of the present invention.

제1도는 본 발명의 회로의 블럭도로서, 여기서 본 발명은 재생 FM 신호 입력 단자(10)와 접속된 리미팅 증폭기(30)가 위상 천이 회로(40) 및 위상 비교기(50)에 접속되고, 위상 천이 회로(40)가 위상 비교기(50)에 접속되며, 위상 비교기(50)는 적분기(60) 및 버퍼(70)를 통하여 샘플 및 호올드 부(80)에 접속되고, 버스트 게이트 펄스 입력 단자(20)와 접속된 전류 스위치 부(120)는 리미팅 증폭기(30)에 접속되고, BGP입력 단자(20)에 접속된 제어 회로(130)는 샘플 및 호올드 부(80)에 접속되며, 샘플 및 호올드 부(80)는 레벨 비교기(90)의 비반전 입력 단자에 접속되고, 레벨 비교기(90)의 반전 출력 단자(140)는 드라이브 회로1(100)을 통하여 출력 단자 1(160)에 접속됨과 동시에 레벨 비교기(90)의 비반전 단자(150)는 드라이브 회로 2(110)를 통하여 출력 단자 2(170)에 접속되어 구성되어 있으며, 상기와 같은 구성을 가지는 본 발명의재생 FM 신호를 이용한 VTR 포맷트 판별 직접 회로의 동작을 다음과 같이 상세히 설명한다.1 is a block diagram of a circuit of the present invention, in which the present invention is a limiting amplifier 30 connected to a reproduction FM signal input terminal 10 connected to a phase shift circuit 40 and a phase comparator 50, and a phase The transition circuit 40 is connected to the phase comparator 50, the phase comparator 50 is connected to the sample and arc portion 80 via the integrator 60 and the buffer 70, and the burst gate pulse input terminal ( 20 is connected to the limiting amplifier 30, and the control circuit 130 connected to the BGP input terminal 20 is connected to the sample and the old portion 80, and the sample and The arc portion 80 is connected to the non-inverting input terminal of the level comparator 90, and the inverting output terminal 140 of the level comparator 90 is connected to the output terminal 1 160 through the drive circuit 1 (100). At the same time, the non-inverting terminal 150 of the level comparator 90 is connected to the output terminal 2 170 through the drive circuit 2 110. The operation of the VTR format discrimination integrated circuit using the reproduction FM signal of the present invention having the above configuration will be described in detail as follows.

리미팅 증폭기(30)에 입력된 재생 FM신호는 BGP 입력 단자(20)를 통하여 입력된 BGP 신호로 전류의 방향을 전환하여 주는 전류 스위치 부(120)에 의하여 BGP 신호 입력 기간에만 증폭되어 그 출력 신호는 각각 위상 천이 회로(40) 및 위상 비교기(50)에 입력된다. 위상 천이 회로(40)에 입력된 신호는 위상이 지연되어 위상 비교기(50)에 입력되어지고, 위상 비교기(50)에서는 리미팅 증폭기(30)의 출력과 위상 천이 회로(40)를 통하여 위상이 지연된 위상 천이 회로(50)의 출력을 위상 비교하여 그 결과의 신호를 출력한다. 적분기(60)에서는 위상 비교기(50)의 출력 신호를 적분하여 위상차에 해당하는 DC 성분을 출력하며, 이 DC 성분은 버퍼(70)를 거쳐 샘플 및 호올드 부(80)에 입력되어진다.The reproduction FM signal input to the limiting amplifier 30 is amplified only during the BGP signal input period by the current switch unit 120 which changes the direction of the current into the BGP signal input through the BGP input terminal 20 and the output signal thereof. Are input to the phase shift circuit 40 and the phase comparator 50, respectively. The signal input to the phase shift circuit 40 is delayed in phase and input to the phase comparator 50. The phase comparator 50 outputs the limiting amplifier 30 and the phase delay through the phase shift circuit 40. The output of the phase shift circuit 50 is compared in phase to output the resulting signal. The integrator 60 integrates the output signal of the phase comparator 50 to output a DC component corresponding to the phase difference, and the DC component is input to the sample and pole portion 80 via the buffer 70.

상기 샘플 및 호올드 부(80)에서는 BGP 입력 단자(20)에 입력되는 BGP 신호가 제어 회로 (130)를 통하여 출력되는 제어 신호에 의해서 BGP 신호가 입력되는 기간에는 버퍼(70)의 출력 신호를 샘플하며, BGP 호가 없을 때에는 샘플한 DC 신호를 유지(HOLD)하며 그 출력 신호를 레벨 비교기(90)의 비반전 입력 단자에 입력한다.In the sample and the old part 80, the BGP signal input to the BGP input terminal 20 receives the output signal of the buffer 70 in a period in which the BGP signal is input by the control signal output through the control circuit 130. If there is no BGP call, the sampled DC signal is held ( HOLD ) and the output signal is input to the non-inverting input terminal of the level comparator 90.

상기 레벨 비교기(90)에서는 입력되는 DC 신호와 반전 단자에 설정해 놓은 기준 신호를 비교하여 그 결과를 각각 드라이브 1(100)을 통하여 출력 단자 1(160) 및 드라이브 2(110)를 통하여 출력 단자 2(170)에 출력 신호가 출력되도륵 동작한다.The level comparator 90 compares the input DC signal with the reference signal set in the inverting terminal and outputs the result through the output terminal 1 (160) and the drive 2 (110) through the drive 1 (100), respectively. It operates even when an output signal is output to 170.

상기와 같이 동작되는 본 발명의 재생 FM 신호를 이용한 VTR 포맷트 판별 직접 회로를 구체적 실시예와 함께 상세히 설명하면 다음과 같다.The VTR format determination integrated circuit using the reproduction FM signal of the present invention operated as described above will be described in detail with specific embodiments as follows.

제2도는 제1도의 구체적 실시예를 나타내는 상세 회로도로서, 구성도인 제1도의 리미팅 증폭기(30)는트랜지스터(Q1-Q18) 및 저항 (R1-R16), 다이오드(D1-D4), 콘덴서(C1)로 구성되고, 위상 천이 회로(40)는 트랜지스터(Q22-Q30) 및 저항(R22-R27), 다이오드(D5-D6), 콘덴서(C2)로 구성되고, 위상 비교기(50)는 트랜지스터(Q31-Q39) 및 저항(R29-R30)으로 구성되고, 적분기(60)는 저항(R30) 및 콘덴서(C3)로 구성되며, 버퍼(70)는 트랜지스터(Q40) 및 저항(R31)으로 구성되고, 샘플 및 호올드 부(80)는 트랜지스터(Q43) 및 저항(R34), 콘덴서(C4)로 구성되고, 레벨 비교기(90)는 트랜지스터(Q44-Q52) 및 저항(R35-R43)으로 구성되고, 드라이브 1(100)은 트랜지스터(Q54) 및 저항(R45)로 구성되고, 드라이브 2(110)는 트랜지스터(Q53) 및 저항(R44)로 구성되며, 전류 스위치 부(120)는 트랜지스터(Q19-Q20, Q55) 및 저항 (R17-R18)으로 구성되고, 제어 회로(130)는 트랜지스터(Q41-Q42) 및 저항(R32-R33)으로 구성된다.FIG. 2 is a detailed circuit diagram showing a specific embodiment of FIG. 1, in which the limiting amplifier 30 of FIG. 1 is a transistor Q 1 -Q 18 , a resistor R 1 -R 16 , and a diode D 1- . D 4 ), the capacitor C 1 , and the phase shift circuit 40 includes transistors Q 22 -Q 30 and resistors R 22 -R 27 , a diode D 5 -D 6 , and a capacitor C 2 ), the phase comparator 50 consists of transistors Q 31 -Q39 and resistors R 29- R 30 , and the integrator 60 consists of resistor R 30 and capacitor C 3 . The buffer 70 is composed of a transistor Q 40 and a resistor R 31 , and the sample and anode portion 80 is composed of a transistor Q 43 and a resistor R 34 and a capacitor C 4 . Level comparator 90 is composed of transistors Q 44 -Q 52 and resistors R 35 -R 43 , drive 1 100 is comprised of transistors Q 54 and resistors R 45 , Drive 2 110 consists of a transistor Q 53 and a resistor R 44 and a current switch. The teeth 120 are composed of transistors Q 19 -Q 20 , Q 55 and resistors R 17 -R 18 , and the control circuit 130 is transistors Q 41 -Q 42 and resistors R 32- . R 33 ).

또한 제3도의 (a)-(i)는 본 발명의 회로의 각 부의 파형을 도시한 것인데, 제3도의 (a)는 재생 FM신호 입력 단자(10)에 입력되는 입력 신호 파형을, (b)는 BGP 입력 단자(20)에 입력되는 입력 신호 파형을, (c)는 리미팅 증폭기(30)의 출력 신호로서 트랜지스터(Q17)의 컬렉터를 (+)단자로 하고 트랜지스터(Q16)의 컬렉터를 (-)단자로 하였을 경우의 출력 신호 파형을, (d)는 제어 회로(130)의 출력 파형을, (e)는 리미팅 증폭기(30)의 출력 신호 중에서 한개의 BGP 신호 기간을 확대한 파형을, (f)는 위상 천이회로(40)의 출력신호로서 트랜지스터(Q27)의 이미터를 (+)단자로 취하고 트랜지스터(Q28)의 이미터를 (-)단자로 취하여 얻은 출력 파형을 한개의 BGP 기간에 취한 출력 파형을, (g)는 위상 비교기(50)의 트랜지스터(Q38)의 컬렉터에서 적분기(60)의 콘덴서(C3)가 없다고 가정한 상태에서 취한 출력 파형을, (h)는 적분기(60)에서 (g)의 파형을 적분하여 버퍼(70)의 트랜지스터(Q40)의 이미터에서 취한 출력 파형을, (i)는 샘플 및 호올드 부(80)의 트랜지스터(Q43)의 이미터 출력 파형을 도시한 것이다.(A)-(i) of FIG. 3 show waveforms of respective parts of the circuit of the present invention, and (a) of FIG. 3 shows input signal waveforms inputted to the reproduction FM signal input terminal 10, (b). ) Is the input signal waveform input to the BGP input terminal 20, (c) is the output signal of the limiting amplifier 30, the collector of transistor Q 17 is the positive terminal, and the collector of transistor Q 16 is used. Is an output signal waveform when (-) is a terminal, (d) is an output waveform of the control circuit 130, and (e) is an extended waveform of one BGP signal period among the output signals of the limiting amplifier 30. (F) denotes an output waveform obtained by taking the emitter of transistor Q 27 as the positive terminal and the emitter of transistor Q 28 as the negative terminal as the output signal of the phase shift circuit 40. Assume that the output waveform taken in one BGP period is (g) that there is no condenser C 3 of integrator 60 at the collector of transistor Q 38 of phase comparator 50. (H) is the output waveform taken from the emitter of transistor Q 40 of buffer 70 by integrating the waveform of (g) in integrator 60, (i) is the sample and The emitter output waveform of transistor Q 43 of arc portion 80 is shown.

이와 같은 구성의 본 발명의 회로에 제3도의 파형도를 첨가하여 동작을 설명하면 다음과 같다.The operation is explained by adding the waveform diagram of FIG. 3 to the circuit of the present invention having such a configuration as follows.

전원 단자(Vcc)에 전원이 인가되고 재생 FM 신호 입력 단자(10)에 제3도의 (a)와 같은 신호가 입력되는 상태에서 BGP 입력 단자(20)에 입력되는 신호가 (b)와 같이 입력되면 BGP 신호가 "로우"상태일 때에는 전류 스위치 부(120)의 트랜지스터(Q20)의 베이스 전압이 트랜지스터(Q19)의 베이스 전압보다 1VBE만큼 높기 때문에 트랜지스터(Q20)은 온(ON)되고 트랜지스터(Q19)는 오프(OFF)되므로 리미팅 증폭기(30)의 입력단 트랜지스터(Q12-Q13)는 오프되어 증폭기로서 동작을 하지 못하며, BGP 신호가 "하이" 상태일 때에는 BGP 신호가 "로우"일 때의 반대 동작을 하여 리미팅 증폭기(30)의 출력 파형은 제3도의 (c)와 같이 된다.A signal input to the BGP input terminal 20 is input as shown in (b) while power is supplied to the power supply terminal Vcc and a signal such as (a) of FIG. 3 is input to the reproduction FM signal input terminal 10. When the BGP signal is in the "low" state, since the base voltage of the transistor Q 20 of the current switch unit 120 is 1 V BE higher than the base voltage of the transistor Q 19 , the transistor Q 20 is turned on (O N). And the transistor Q 19 is turned off (O FF ), so that the input transistors Q 12 -Q 13 of the limiting amplifier 30 are turned off and cannot operate as amplifiers, and when the BGP signal is in the "high" state, the BGP signal is Is reversed when " low " so that the output waveform of the limiting amplifier 30 becomes as shown in FIG.

제3도의 (c)에서 BGP 신호가 "하이"인 기간만을 확대하여 도시한 파형도가 (e)이며, 이 파형이 위상천이 회로(40)에 입력되면 위상 천이 회로(40)에서는 콘덴서(C2)와 트랜지스터(Q26)의 컬랙터 전류 및 다이오드 (D5, D6)의 온(ON) 전압으로 결정되는 일정한 지연 시간을 갖는 파형, 즉 입력 주파수에 비례하는 위상 지연을 갖는 파형 (f)를 출력한다.In FIG. 3C, only the period in which the BGP signal is "high" is enlarged and the waveform diagram is (e). When the waveform is input to the phase shift circuit 40, the phase shift circuit 40 causes the capacitor C 2 ) and a waveform having a constant delay time determined by the collector current of transistor Q 26 and the on (O N ) voltage of diodes (D 5 , D 6 ), that is, a waveform having a phase delay proportional to the input frequency ( f)

위상 비교기(50)에서는 위상이 지연된 파형 (f)와 위상이 지연되지 않은 파형 (e)을 비교하여 그 출력파형 (f)을 적분기 (60)에 입력시켜서 파형 (h)와 같은 파형을 만든다. 따라서, 적분기(60)의 출력은 재생FM 신호 주파수 중 BGP"하이"기간에 대응하는 주파수에 비례하는 DC 성분을 갖는 파형 (아)을 출력한다.The phase comparator 50 compares the waveform (f) with the delayed phase with the waveform (e) with the phase not delayed, and inputs the output waveform (f) to the integrator 60 to form a waveform like the waveform (h). Therefore, the output of the integrator 60 outputs a waveform (h) having a DC component proportional to the frequency corresponding to the BGP "high" period of the reproduction FM signal frequencies.

BGP 신호가 "하이"일 때 제어 회로 (130)의 트랜지스터(Q42)는 온(ON)되고 트랜지스터(Q41)는 오프(OFF)되어 제3도의 (h) 파형이 샘플 및 호올드 부(80)의 트랜지스터(Q43)의 베이스에 인가되어지며, 샘플 및 호올드 부(80)는 피이크(PEAK) 값을 콘덴서(C4)를 통하여 충전하는 방법으로 샘플링하여 그 값을 레벨 비교기(90)에 입력한다.When the BGP signal is "high", transistor Q 42 of control circuit 130 is turned on (O N ) and transistor Q 41 is turned off (O FF ) so that waveform (h) in FIG. It is applied to the base of the transistor (Q 43 ) of the unit 80, the sample and the old unit 80 is sampled by charging the peak (P EAK ) value through the capacitor (C 4 ) to level the value. Input to comparator 90.

BGP 신가 "로우"일 때 제어 회로(130)의 출력이 "로우"가 되며 그 결과 샘플 및 호올드 부(80)의 트랜지스터(Q43)는 오프(OFF)되고 피이크 값은 콘덴서(C4)와 저항(R34)로 구성하는 RC 회로의 방전 시간을 길게 하는 방법으로 하여 호올드 된다. 이와 같이 BGP "하이" 기간만 주파수를 검파하여 그 출력을 출력하는 방식으로 하여 잡음에 강한 검파를 할 수 있게 된다.When the BGP current is "low", the output of the control circuit 130 goes "low", which results in the transistor Q 43 of the sample and arc portion 80 being off (O FF ) and the peak value being the capacitor C 4. ) And the resistor (R 34 ) are held in such a manner as to lengthen the discharge time of the RC circuit. In this way, only the BGP "high" period detects the frequency and outputs the output, thereby making it possible to detect the noise strong.

샘플 및 호올드 부(80)의 출력은 레벨 비교기(90)의 비반전 입력 단자 트랜지스터(Q44)의 베이스에 인가되며, 레벨 비교기(90)의 반전 입력 단자는 저항(R40)과 저항(R41)로 구성되는 전압 분배기에 의해서 기준 레벨이 설정된다. 이 기준 레벨은 입력 FM 신호의 주파수가 낮은 (예를 들어 VHS 방식 VTR의 경우) 경우에 비반전 입력 단자에 입력되는 검파 전압보다 높게 설정하고, 입력 FM 신호의 주파수가 높은(예를 들어 Super VHS 방식 VTR의 경우) 경우에 비반전 입력 단자에 입력되는 검파 전압보다는 낮게 설정한다.The output of the sample and anode portion 80 is applied to the base of the non-inverting input terminal transistor Q 44 of the level comparator 90, and the inverting input terminal of the level comparator 90 is connected to the resistor R 40 and the resistor ( The reference level is set by a voltage divider consisting of R 41 ). This reference level is set higher than the detected voltage input to the non-inverting input terminal when the frequency of the input FM signal is low (e.g. in the case of VHS VTR), and the frequency of the input FM signal is high (e.g. Super VHS). In case of type VTR), it is set lower than the detected voltage input to non-inverting input terminal.

샘플 및 호올드 부(80)의 검파 전압이 기준 전압보다 낮은 경우에는 레벨비교기(90)의 트랜지스터(Q44)가 오프되고 트랜지스터(Q45)가 온(ON)되어 레벨 비교기(90)의 반전 출력 단자(140)는 "하이"로 되고 레벨 비교기(90)의 비반전 출력 단자(150)는 "로우"가 된다. 반대로 샘플 및 호올드 부(80)의 검파 전압이 기준 전압보다 높은 경우에는 레벨 비교기(90)의 반전 출력 단자(140)는 "로우"가 되고, 비반전 출력 단자(150)는 "하이"가 된다.When the detected voltage of the sample and the anode portion 80 is lower than the reference voltage, the transistor Q 44 of the level comparator 90 is turned off and the transistor Q 45 is turned on (O N ) so that the level comparator 90 is turned on. The inverted output terminal 140 becomes "high" and the non-inverted output terminal 150 of the level comparator 90 becomes "low". On the contrary, when the detection voltage of the sample and the anode part 80 is higher than the reference voltage, the inverting output terminal 140 of the level comparator 90 becomes "low" and the non-inverting output terminal 150 is "high". do.

레벨 비교기(90)의 각각의 출력 신호는 드라이브 회로 1(100) 및 드라이브 회로 2(110)에 인가되어 최종적으로 출력 단자 1(160) 및 출력 단자 2(170)에 출력된다. 각 드라이브 회로의 출력단 저항(R44) 및 저항(R45) 대신에 LED 및 저항을 삽입하여도 된다.Each output signal of the level comparator 90 is applied to the drive circuit 1 100 and the drive circuit 2 110 and finally output to the output terminal 1 160 and the output terminal 2 170. Instead of the output stage resistors R 44 and R 45 of each drive circuit, an LED and a resistor may be inserted.

이상에서 본 바와 같이 본 바와 같이 본 발명의 회로는 LC 공진 회로를 사용하지 않고 대신에 위상 비교기 위상 천이 회로를 사용하여 FM파의 주파수에 대응하는 DC 전압을 검파하는 것이며, 잡음에 강한 특성 및 장점이 있다. 또한 BGP 신호가 있는 경우(BGP가 "하이"인 경우)에만 검파하도록 하였기 때문에 이를 위하여 FM파에 들어있는 일정한 주파수만을 사용하므로 오판별의 염려가 없도록 했으며 출력단에 드라이브 회로를 추가하여 VTR 판넬의 LED 드라이브 용으로도 사용 가능하도록 한 것이다.As seen above, the circuit of the present invention does not use an LC resonant circuit, but instead uses a phase comparator phase shifting circuit to detect a DC voltage corresponding to the frequency of an FM wave, and has strong characteristics and advantages against noise. There is this. In addition, because it detects only when there is BGP signal (when BGP is "high"), it uses only a certain frequency contained in FM wave so that there is no erroneous discrimination and added a drive circuit to the output terminal. It can also be used for drives.

Claims (3)

재생 FM 신호 입력 단자(10)와 접속된 리미팅 증폭기(30)가 BGP 입력 단자(20)에 입력되는 BGP 신호로 전류의 흐름을 전환하는 전류 스위치 부(120)에 의해 제어되고, 리미팅 증폭기(30)의 출력이 위상 천이 회로(40) 및 위상 비교기(50)에 접속되고, 위상 비교기(50)의 출력은 적분기(60) 및 버퍼(70)를 통하여 샘플 및 호올드 부(80)에 접속되며, 샘플 및 호올드 부(80)는 BGP 입력 단자(20)에 입력되는 신호로 제어 회로(130)를 통하여 제어되고, 샘플 및 호올드 부(80)의 출력은 레벨 비교기(90)에 인가되며, 레벨 비교기(90)의 출력이 드라이브 회로 1(100) 및 드라이브 회로 2(110)를 통하여 출력되는 것을 특징으로 하는 재생 FM 신호를 이용한 VTR 포맷트 판별 직접 회로.The limiting amplifier 30 connected with the reproduction FM signal input terminal 10 is controlled by the current switch unit 120 which switches the flow of current to the BGP signal input to the BGP input terminal 20, and the limiting amplifier 30 Is connected to the phase shifting circuit 40 and the phase comparator 50, and the output of the phase comparator 50 is connected to the sample and the odd portion 80 through the integrator 60 and the buffer 70. , The sample and the odd portion 80 is controlled through the control circuit 130 as a signal input to the BGP input terminal 20, the output of the sample and the odd portion 80 is applied to the level comparator 90 And the output of the level comparator (90) is output through the drive circuit 1 (100) and the drive circuit 2 (110). 제1항에 있어서, 입력 신호의 주파수 검파단이 위상 천이 회로(40)와 위상 비교기(50) 및 적분기(60)로 구성됨을 특징으로 하는 재생 FM 신호를 이용한 VTR 포맷트 판별 직접 회로.2. The VTR format discrimination integrated circuit according to claim 1, wherein the frequency detector of the input signal comprises a phase shifting circuit (40), a phase comparator (50), and an integrator (60). 제1항에 있어서, BGP 입력 단자(20)에 전류 스위치(120) 및 제어 회로(130)가 접속되는 것으로 BCP 기간에만 검파하도록 구성되는 것을 특징으로 하는 재생 FM 신호를 이용한 VTR 포맷트 판별 집적 회로.The VTR format discrimination integrated circuit according to claim 1, wherein the current switch 120 and the control circuit 130 are connected to the BGP input terminal 20 so as to detect only during the BCP period. .
KR1019890018934A 1989-12-19 1989-12-19 Vtr format discriminating circuit by using reproduced f.m. signal KR920005271B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018934A KR920005271B1 (en) 1989-12-19 1989-12-19 Vtr format discriminating circuit by using reproduced f.m. signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018934A KR920005271B1 (en) 1989-12-19 1989-12-19 Vtr format discriminating circuit by using reproduced f.m. signal

Publications (2)

Publication Number Publication Date
KR910013195A KR910013195A (en) 1991-08-08
KR920005271B1 true KR920005271B1 (en) 1992-06-29

Family

ID=19293181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018934A KR920005271B1 (en) 1989-12-19 1989-12-19 Vtr format discriminating circuit by using reproduced f.m. signal

Country Status (1)

Country Link
KR (1) KR920005271B1 (en)

Also Published As

Publication number Publication date
KR910013195A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
KR920003447B1 (en) Schmittrigger circuit
JPS57186239A (en) Disc reproducing device
JPS5940326A (en) Disk reproducer
KR920005271B1 (en) Vtr format discriminating circuit by using reproduced f.m. signal
US4841383A (en) Control pulse recording circuit for magnetic recording and reproducing apparatus
KR860003584A (en) Automatic tracking device of magnetic recording / playback device
KR0128055B1 (en) Autometic selecting method and apparatus for tape record player
KR920005939Y1 (en) Automatic changing speed circuit on play-back
JPH06195803A (en) Detection circuit of picture recording mode of picture recording/playback apparatus
GB2150734A (en) Inter-music interval detecting system and method
KR900010944Y1 (en) Tape character compensation apparatus of tape recording and play back
KR910006348Y1 (en) Generating apparatus of head switching signal for vcr
KR910001291Y1 (en) External control circuit for cassette tape recorder
KR910004622Y1 (en) Automatic selective circuit of video system
KR900000073Y1 (en) Playback control circuit of vtr
JPH0333944Y2 (en)
KR900003276Y1 (en) The generating circuit of video head position detecting signal
KR940003917Y1 (en) Still picture control circuit
JP2696623B2 (en) Control signal writing circuit
KR930009653B1 (en) Recording mode discriminating circuit
KR910003569Y1 (en) Discriminating circuit of vtr reproducing signal
KR920008251Y1 (en) Audio-recoding monitor circuit in camcoder
SU1413669A1 (en) Device for shaping binary signals reproducible from magnetic carrier
JPS606896Y2 (en) Recording/playback switching device
JPH0447362B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee