KR920005241B1 - 소자구성의 최적화시스템 - Google Patents

소자구성의 최적화시스템 Download PDF

Info

Publication number
KR920005241B1
KR920005241B1 KR1019890015603A KR890015603A KR920005241B1 KR 920005241 B1 KR920005241 B1 KR 920005241B1 KR 1019890015603 A KR1019890015603 A KR 1019890015603A KR 890015603 A KR890015603 A KR 890015603A KR 920005241 B1 KR920005241 B1 KR 920005241B1
Authority
KR
South Korea
Prior art keywords
improvement
configuration
margin
objective function
arrangement
Prior art date
Application number
KR1019890015603A
Other languages
English (en)
Other versions
KR900006881A (ko
Inventor
마사히꼬 도요나가
도시로오 아끼노
히로아끼 오꾸데
Original Assignee
마쓰시다 덴끼 산교오 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쓰시다 덴끼 산교오 가부시기가이샤, 다니이 아끼오 filed Critical 마쓰시다 덴끼 산교오 가부시기가이샤
Publication of KR900006881A publication Critical patent/KR900006881A/ko
Application granted granted Critical
Publication of KR920005241B1 publication Critical patent/KR920005241B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
    • G06Q10/047—Optimisation of routes or paths, e.g. travelling salesman problem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Human Resources & Organizations (AREA)
  • General Physics & Mathematics (AREA)
  • Economics (AREA)
  • Computer Hardware Design (AREA)
  • Strategic Management (AREA)
  • General Engineering & Computer Science (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • General Business, Economics & Management (AREA)
  • Operations Research (AREA)
  • Marketing (AREA)
  • Architecture (AREA)
  • Game Theory and Decision Science (AREA)
  • Evolutionary Computation (AREA)
  • Tourism & Hospitality (AREA)
  • Development Economics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

내용 없음.

Description

소자구성의 최적화시스템
제1도는 본 발명 처리의 순서도.
제2,3,4,5,6,7 및 8도는 본 발명 처리의 각단계의 상세한 순서도.
제9도 (a) - (g)는 본 발명의 제1실시예인 순회 남자 판매원 문제에 관항 설명도.
제1O도 (a)-(e)는 본 발명의 제1실시예를 구형화한 계산기프로그램리스트.
제11도는 구현화한 제1실시예의 프로그램에 의하여 얻은 처리회수에 대한 목적함수의 변화의 모습을 설명하는 출력리스트,
제12도 (a)-(g)는 제2실시예인 논리회로소자의 2분할 문제를 설명하는 도면,
* 도면의 주요 부분에 대한 부호의 설명
1 : 최적화(最適化) 처리준비수단 2 : 여유도(餘裕度) 함수결정수단
6 : 개선규모수속(收束) 수단 9 : 목적함수 결정수단
10 : 제어인자결정수단, 11 : 초기소자구성작성수단
15 : 반복판정 16 : 불규칙변동값계산
17 : 여유도함수정의(定義) 18 : 간이계산수단
19 : 원점소자결정수단 22 : 교환·이동소자결정수단
23 : 교환·이동수단 26 : 받아넣는 수단
27 : 복원수단 40 : 초기개선영역
N : 개선규정회수 M : 전체개선규정회수
α : 술속인자 W : 개선규모
Winit : 초기개선규모 Wmin : 개선규모한게
Red(W) : 여유도함수 Dm : 개선영역(改善領域)
본 발명은, 상호관계를 지닌 소자군의 구성을 목적시방서에 접근시켜서 최적화하는 것이 설계상의 유용성에 영향하는 최적화문제에 대하여, 소자구성의 국소적 변경에 따라, 점차개량하여 최적소자구성을 도출하는소자구성의 최적화시스템에 관한 것이다.
근년의 전자계산기의 발달에 의한 소자구성의 최적구성을 도출하는 기술로서, 소수의 제약조건을 지닌 소수의 소자군의 구성에 대하여는, 소자군이 얻을 수 있는 구성모두를 조사함에 따라, 목적시방서를 만족하는최적구성을 구하는 것이 가능하게 되어 있다. 그러나, 제약조건이나 소자수가 많아지면, 이 모든 소자구성을 조사하는 방법으로는, 소자구성의 종류가 기하급수적으로 증가하기 매문에 계산처리시간이 비현실적 인장시간을 요하는 것이 되어 버린다. 그에 따라서서, 이와같은 다수의 소자의 최적구성이 설계상의 유용성에영향하는 분야에 있어서는 설계작업기간의 장기화나 계산기코스트의 증가가 문제로 되어 있다.
예컨데, 반도 체장치 제조방법의 표준전지(standard cel1)방식이나, 게이트아레이(gate array)방식등의회로마스크 실계에 있어서의 논리기능소자마스크(이후 셀소자라고 칭한다)배치결정문제는, 전술한 기술을요하는 분야의 전형이다. 표준전지 방식 및 게이트아레이방식등에서는 반도체기판상에 실현하는 장치를 구서하는 미러 준비된 셀소자군, 및 셀소자군의 상호의 관계를 나타내는 논리접속정보를 사용하여, LSI 마스크설계의 목적시방서를 만족하는 셀소자군의 최적배치구성을 구하지 않으면 아니된다. LSI 마스크설계의목적시방서라 함은, 칩면적(chip area size) 최소화제약, 추정배선길이 최소화 제약등 여러개 이상의 조건을 만족하는 셀소자 배치구성을 얻는 일이다. 또, 본예에서 설명한 문제의 취급되는 셀소자수는 20,000개이상에도 미친다. 따라서 이것들 게이트아레이 방식이나 표준셀방식에 있어서의 배치구성결정문제를, 배치하여야할 소자구성의 조합모두를 조사하여 가장 적합한 구성을 결정하는 것은 극히 곤란하다. 그때문에 본예의 소자구성의 최적학소자구성을 실현하기 위하여는, 싼값으로 또한 단기간에 최적화처리하는 수단이 필요하게 된다.
이와같은 셀소자구성 결정에 관하여, 실용적인 시간내에 타당한 구성을 얻는 방법으로서 소자구성의 부분적 변경을 하여, 그 새로이 발생한 소자구성에 대하여, 목적시방서의 접근의 정도를 수치로 나타낸 목적함수치를 조사하여 개선경향이 있는지 없는지를 판정하면서 잠시 목적시방서에 접근시키는 방법이 USP 3,654,615로 제안되어 있다. 그러나, 일반적으로 소자수가 많아졌을 경우에는, 국소적으로 개선처리를 반복하여 구한 소자구성은, 전체적으로 개선처리를 반복하여 구한 소자구성에 비하여, 보다 목적시방서에 가까운소자구성을 얻는 것이 어겹다. 그런 점에서, USP 3,654,615의 수단으로는, 부분적 변경에 의한 소자구성의 개선만에 주목하고 있으며, 따라서, 전체적인 소자구성의 개선을 하여 얻을 수 있는 보다 목걱시방서에가까운 소자구성에 뒤떨어진 소자구성밖에 얻을 수 없었다.
따라서, 목적시방서를 만족하는 최적소자구성을 얻기 위하여는, 국소적인 구성의 개선에 구속되지 않고, 전체적인 소자구성을 고려한 개선을 할 수 있는 최적화수단이 필요하게 된다.
근년에 와서, 전체적인 소자구성을 고려한 대국적 개선을 하는 최적화수단으로서 USP 4,495,559가 제안되어 있다. 동 최적화수단은 물질을 고온상태로 부터 저온상태로 잠시냉각(annealing)하는 경우에 물질의원자나 분자의 구성이 난잡한 상태로 부더, 점차로 에너지가 최소로 되는 기저상태로 번화하여 가는 자연계에 있어서의 어니일링 현상에 착안하고, 또 그것들의 현상을 계산기의 모방기술(계산기 시믈레이션(simulation)수단)에 의하여 제현할 수 있음에 착안한 소자 구성의 최적화 수단이다. 본 수단에 있어서 소자군은 물질을 구성하는 윈자 또는 분자와 비교하여, 목적시방서에의 접근의 정도를 수치로 나타낸 목적함수를 에너지에 준하여, 자연계에 있어서의 에너지 최소화 현상이 물질의 전체적인 상태를 고려하면서 실행할 수 있기 때문에, 본수단에 의하면, 소자구성을 전체적으로 고려한 최적소자구성을 얻을 수 있음을 설명하고 있다.
물질의 어니일링 시물레이션수단은, 어떠한 복잡한 인자를 함유하는 물질이라도 취급할 수 있기 때문에, 본 수단에서는 제약조건의 종류나 취급하는 소자수에 의하지 않고, 또 국소적인 구성에 구속되지 않고 전체소자구성을 고려한 양질인 소자구성을 결정할 수 있다.
그러나, 동 USP 4,495,559 에는 어니일링의 최종소자구성을 결정적으로 좌우하는 중요한 인자, 즉 온도인자와 온도변화 인자에 대하여 적절히 결정함의 곤란함과, 각 온도에 있어서의 처리가 어떠한 경우에 다음의 온도에 이동하는가의 판단기준으로 되는 열평형상태의 판정수단 확립의 곤란함, 나아가서 온도인자를 어떠한 비율로 낮추어 나아갈것인가를 결정하는 온도변화인자의 결정의 곤란함이 있다.
즉 여러가지 계산기 시물레이션의 결과로 부터 알고 있는 사실은, 목적시방서를 만족하는 소자구성을 구하기 위하여는, 초기온도인자를 가급적 높게 설정하고, 종기온도인자를 무한소로 실정하며, 나아가서 가능한한 천천히 온도를 낮주도록 온도변화인지를 1에 가까운 값으로 설정함이 필요하다는 것이다. 이상의 사실로 부터, 본 수단을 적용하려면, 일반적으로 팽대한 계산기처리시간을 요하며, 또 처리가 가장 좋은 조건에서 실행되었는지 어떤지를 확인하는 것이 어렵다.
본 발명은, 상기한 종래의 문제점을 해결한 것으로 명확한 초기조전과 종료조건 및 간단한 작업인자에 따라 처리가 능하고, 전체소자구성을 고려한 개선수단에 따라 목적시방서를 만족하는 최적소자구성을 구할 수있는 소자구성의 최적화시스템을 제공하는 것이다.
상기한 목적은 달성하기 위하여, 본 발명의 소자구성의 최적화시스템에서는 서로 관졔가 지어진 소자군으로 이루어지는 소자구성에 대하여 소자구성의 국소적인 개선판정에 따라, 잠시 목적시방서에 접근하여 가는소자구성의 최적화의 처리로서, 서로 관계가 지어진 소자군으로 되는 소자구성에 있어서, 소자구성의 국소적인 변경에 따라, 잠시 목적시방서에 접근하여 가는 소자구성의 최적화의 처리를 함에 있어, 목적시방서에의 도달상황을 수치적으로 파악하는 지표로서, 임의의 소자구성이, 목적시방서에 접근시키면 작은값을 얻게되고, 목적시방서로 부터 멀어지면 큰 값을 얻게 되는 목적함수를 정의하여, 개선영역내의 최적학처리 회수인 개선영역규정회수, 개선영역을 이동시키는 회수인 전체개선규정회수, 처리새시시의 개선규모를 축소하기위한 수속인자의 결정 및 소자구성 개선을 하는 소자군의 초기소자구성의 작성을 하는 제1수단 : 여유성(redundancy)을 지닌 개선경향의 판단에 따라 국소적인 개선보다도 진체적인 소자구서의 개선을 도모하기위하여, 여유도(redundancy)함수의 결정을 하는 제2수단 : 소자구성의 개선처리가 국소적으로 할 수 있도록, 무작위로 선택한 원점을 중심으로, 개선규모에 따라 특징지어지는 소자군이 구성하는 구성하는 개선영역의 설정을 하는 제3수단 : 현행의 소자구성의 목적함수치와 개선영역에 속하는 소자의 겨환, 이동을 하여생성한 새로운 소자구성의 목적함수치의 목적함수치차를, 개선규모에 따라 특징지어지는 여유도함수치와 수속인자의 적으로된 여유도와 비고하여, 목적함수치차가 여유도 함수로 부터 구할 수 있는 여유도보다도 큰경우에만 새로운 구성을 채용하지 않고 현행의 소자구성을 유지하고, 그 이외에서는, 소자구성의 목적함수치가 중가경향에 있어도, 현행의 소자구성으로서 새로운 소자구성을 채용한다. 여유성을 지닌 개선처리를개선규모에 따라특징 지어지는 선택범위내에 개선규정회수를 실행하는 제4수단 : 전체소자수와, 선택범위내 규정회수로 부터 특징지어지는 전체개선규청회수만 제3수단, 제4수단으로 되는 전체소자구성 개선처리를 반복한 다음의 목적함수치의 평균을 구하여, 전체소자구성개선처리후의 목적함수치의 평균이, 전체개선처리전의 목적함수치의 평균보다도 작을 경우에는, 다시금 전체개선규정회수만 전체소자구성개선처리를 반복하고, 그 밖의 것이라면 다음의 제6수단으로 진행한다고 하는 판정을 하는 제5수단 : 개선규모에 수속인자를 곱한 것을 새로이 개선규모로 하는 제6수단 : 제6수단의 결과, 만약 개선규모가 개선규모한계보다도크면, 새로운 개선규모로 부터 특징지어지는 여유도함수치를 계산하여, 제3수단으로 복귀하여, 만약 그 크기가 개선규모 한계 이하에서, 여유도 함수치가 0이 아니면, 여유도 함수치를 0이라 하여, 제4수단으로 복귀하고, 만일 그 크기가 개선규모한계 이하에서, 여유도 함수치가 0이라면, 종료처리를 하는 제7수단 : 및구하여진 최척소자구성을 출력하는 종료처리를 하는 제8수단 : 을 구비한 것을 특징으로 하는 소자구성의 시스템에 따라, 전술한 문제점을 해결하는 것이다.
본 발명에 의하면, 점차 소자구성의 개량을 진행하는 경우에, 개량에 기여하기 쉬운 소자군으로 구성되는 개선영역내의 소자를, 교환, 이동대상으로 하기 때문에 좋은 효율로 개선이 진행한다. 또, 개선율 진행할때에, 여유도를 가함에 따라, 국소적인 상황만으로 개선판정하는 일은 없다. 개선영역은, 소자전체에 걸쳐서이동하기 때문에, 전체소자구성을 고려한 목적시방서에 접근한 소자구성을 구할 수 있다. 소자구성의 개선처리에서 필요로 하는 부정인자는, 수속인자와, 개선규모, 개선규모한계, 규정희수뿐이기 때문에, 간단히사용할 수 있다.
본 소자구성 최적화시스템은, 소자구성의 교환, 이동에 따른 목적함수의 변동값을 서서히 억제하여 최적구성에 접근시켜 소자구서을 최저화하는 것이다. 제1도를 중심으로 그 방법을 설명한다.
제1도에 본 발명의 소자구성의 최적화시스템처리의 흐름을 나타낸 것이다, 먼저, 제1도의 최적화처리주비수단(1)은, 제2도에 나타낸 바와같이 소자구성의 목적시방서에의 도달정도를 수치적으로 평가하기 때문에 소자구성이 목적시방서에 접근할때에 작아지고, 목적시방서로 부터 멀어질때에는 커다란 값을 지니도록하는 목적함수(F)를 결정하는 목적함수결정수단(9)과, 개선영역내의 재선을 반복하여 처리수인 개선규정회수(N) 및 개선영역을 전체소자구성상에서 및번 반복하여 설정할 것인가를 걸정하는 전체개선규정회수(M), 개선영역의 규모를 축소하기 위한 수속인가(α), 개선영역의 크기를 결정하는 개선규모(W), 처리개시시에설정하는 개선규모인 초기개선규모(winit) 및 처리종료시의 개선규모인 개선규모한계(Wmin) 등 본 발명의소자구성의 최적화시스템의 처러를 실시한에 있어서 필요하게 되는 각인자를 정의하는 제어인자 결정수단(10) 및 처리 개시시의 소자구성을 준비하는 초기소자 구성작성수단(11)으로 구성되어 있다.
제1도의 여유도함수결정수단(2)은, 제3도(a)에 나타낸 바와같이, 무작위한 소자구성의 변경(12)을 하여, 목적함수(F)의 계산(13)을 한다음에, 원래의 구성으로의 복원(l4)을 하는 처리를 규정회수 Winit회만반복하는 판정(15)을 한다응에 얻을 수 있는 목적함수(F)의 각반복처리에 있어서의 변화량(
Figure kpo00001
F)의 2승의 1회당의 평균의 평방근, 즉 계학에서 말하는 변동값(Fr)을 계산하는 변동계산(16) 및 전술한 변동값(Fr)을이용하여 개선규모(W)당의 변동을 구하고, 그것을 여유도함수 Red(W)로서 정의하는 여유도함수정의(17)로 부터 구성되어 있다. 본처리는, 초기단계에 있어서 목적함수(F)가 변동값의 범위를 조사함에 따라, 본 최적화시스템의 특징인 여유성을 지닌 개선판정에 있어서의 여유도함수를 적저히 구하기 위한 것이다. 제 3도(b)는 경험적으로 구하여진 간이점으로 변동값(Fr)을 계산하는 방법으로서, 최대목적함수치 변화량 ΔFmax와, 최소목적함수변화량 ΔFmin 이 주어졌을 경우에, 양자를 평균한 것으로 변동값(Fr)을 구하는 변동간이계산수단(18)에 따라, 먼저의 (12-16)을 대용하여 있다는 점이 다르다.
제1도의 개선영역(Dm)결정수단(3)은, 제4도(a)에 나타낸 바와같이, 소자구성의 전체영역이 개선처리의 대상이 되는 개선영역의 후보가 되도록 개선영역의 원점이 되는 소자를 난수를 이용하여 무작위로 결정하는 원점소자결정수단(19)이다. 본 소자구성최적화시스템은, 소자구성의 교환, 이동에 따른 변동값을 억재하여 최적구성에 접근하여 나아가므로, 원점소자를 포함한 소자구성변경에 의한 목적함수의 값의 소자 변경 1회당의 변동인 여유도함수Red(W)의 값보다도 작은 소자군을 개선하여, 개선목표로 하는 소자구성의 변동인 수속인자와 여유도함수Red(W)를 곱한 값까지 축소시키는 것을 원리로 하고 있다. 따라서, 개선영역(Dm)은 원점소자글 포함한 소자구성변경에 의한 목적함수값의 소자 변경 1회당의 변동인 여유도함수 Red(W)의 값보다고 작은 소자군을 등록하는(20a)의 처리로서 결정한다. 소자구성에 있어서의 소자간의 상호관계가 소자의 배치관계로 나타낼 수 있을 경우에는, 경험적인 개선영역의 결정수단으로서 제 4도(b)에 나타낸 바와같이, 원점소자 결정수단(19)과 원점소자에 의하여 특징지어져서, 내부에 W개의 소자수를 지닌 개선영여(Dm)을 정의하는 (20b)의 처리가 있다.
제1도의 개선영역새선수단(4)은, 제5도에 나타낸 바와 같이, 영역내의 개선후의 소자구성의 목척함수치와 비교하기 위하여 개선전의 소자구성의 목적함수치를 계산하여 Fo에 격납(21) 하면, 개새영역내에서의소자구성의 변경에 관한 소자를 결정하는 교환·이동소자결정수단(22)과, 교환, 이동소자구성결정수단(22)에서 결정한 소자를 변경하여 새로운 소자구서을 생성하는 교환·이동수단(23)과, 새로운 소자구성에 있어서의 목적함수와 원래의 소자구성에 있어서의 목적함수치의 차(△F)를 계산하는 수단(24)과 (△F)를 수속인자 (α)와 여유도함수 Red(W)의 적으로서 나타낸 전술한바 변동의 수속목표의 값과 비교하여, 새로운 소자구성의 소용을 여유성을 지닌 개선판정으로 하는 수단(25), 받아넣을때에는, 받아넣는 수단(26), 채용하지 않을 경우에는, 복원수단(27)을 하는 개선영역내의 개선처리를 개선규정회수N회 하였는지 어떤지를 판정하는 수단(28)으로 구성되어 있다.
제1도의 전체개선판정수단(5)은, 제6도에 나타낸 바와같이, 전술한 수단(3), 수단(4)에 의한 개선을 전체소자구성모두에 걸쳐서 실시하기 위하여, 무작위로 개선영역(Dm)울 선택하여 개선하는 전체개선처리를전체개선규정회수 M회 실행하는 것을 학인하는 판정(29)으로서, 만일 전체개선규정회M의 실시되어 있지않으면 개선영역결정수단(3)으로, 전체개선규정회수 M회 실시되어 있으면 목적함수치(F)의 평균을 구하는(30)을 실행하여, 개선수단전의 평가함수치(Fo)와 비고하는 수단(31)에 따라, 만일 개선이 진행(F가 Fo보다 작다) 하면 동일한 개선규모(W)로 개선영역개선처리(3)에 가고, 개선이 진행하지 않으면 (F가 Fo보다크거나 같다) 개선규모(W)를 감소하는 개선규모 수속수단(6)으로 가는 처리로 구성되어 있다.
다음의 제1도에 있어서의 개선규모수속수단(6)은, 제7도에 나타낸 바와같이, 개선규모(W)에 수속인자(α)를 곱한 것을 새로운 개선규모(W)로 하는 처리(32)에 의하여 할 수 있다.
제1도의 개선규모한게판정수단(7)은, 제8도에 나타낸 바와같이, 개선규모(W)가 개선규모하게 Wmin이하인지의 판정(33)을 하여, 만약 개선규모(W)가, Wmin 이상이라면, 여유도함수지 Red(W)의 계산(17)을 하여 개선영역결정수단(3)으로 가서, 새로운 불규칙변도의 축소를 피한다. 만일 W가 , Wmin 이하라면, 여유도함수치 Red(W) 가 0인지 어떤지를 조사하는 (34)를 실시하여, 만일 여유도 없이 개선판정을 할수 있는 Red(W)=0이면, 이것이상 개선하는 것은 할 수 없으므로 소자구성의 최적화처리의 종료처리(S)를 실시하여, 만일 Red(W)가 0이 아니면, 최후의 개선처리 완성으로서 여유도 없이 개선판정을 할 수있는 Red(W)=0으로 하는 35를 실행하여, 재차 개선영역결정수단(3)으로 가는 개선처리를 하게 하는 구성이다.
다음에 실시예를 이용하여 더욱 구체적으로 설명한다.
실시예 1
본 발명에 의한 소자구성의 최적화시스템의 처리를 설명하기 위하여, 제1실시예로서, 물질의 수소이나, 정보전달수단의 최적화 문제와 등가인 순회판매원 문제의 한예를 이용하여, 구체적으로 설명한다.
본 실시예에서 취급하는 순회판매원 문제가 함은, 판매가 임의의 도시로 부터 시작하여, 중복하는 일이없이 모든 도시를 최단거리로 순회하는 경로 및 순회순을 구하도록한다. 출발도시로 부터 순번으로 순회이동하는 경우에, 최소거리의 이동만으로 출발도시에 복귀하는 경로가 있으면, 그겻은 가장 적합한 순회경로이다.
제9도(a) 에서는, 순회판매원 문제로서 순회하는 도시군을 4행 4열의 X,Y 방향으로 넓어지는 2차원격자에 배치한 도시 T1-T16으로 나타내었다. 제9도(b)는, 순회하는 도시의 순번을 C1-C16 이라 하여 나타내었으며, 순회순으로 인접하는 순번 C1-C16 사이를 결선관계 N1-N16으로 나타내었다.
본 순회판매원 문제는, 순회하는 도시의 순변 C1-C16을 배치소자 C1-C16으로 다시보고, 순회순으로인접하는 도시간 결선 N1-N16을 배치소자 사이의 접속관졔로 다시브면, 제9도(c)에 나타낸 바와같이 접속관계 N1-N16을 지닌 소자 C1-C16을 제9도(a)에 나타낸 T1-T16의 격자상에 배치하는 문제로 간주된다. 최적소자구성은 이와같은 배치문제에 있어서, 결선 N1-N16의 거리를 최소로 하는 것과 같은 소자배치와 등가된 된다.
본 발명의 최적화처리준비수단(1)으로서, 목적함수(F)의 결정(9)은, 이사의 사실로 부터 다음식으로 나타낼 수 있다.
F= ∑i∑j(Rij)2
여기에서, ∑i∑j는, 전체배치소자수에 대하여 총합을 계산하는 것을 의미한다. Rij은 서로 접속관계를 지닌소자 Ci, Cj가 배치되어 있는 격자점을 시발점, 종점으로 하는 거리에서, 서로 접속관계를 지니지 않은 경우에는 0이다. 인자결정수단(l0)으로서는, 다음 값을 채용한다.
개선 규모(W) - 초기개선규모 (Winit) = 전체소자수 = 16 개선규모한게(Wmin) =최소소자인접영역 =4
개선규정회수 N=W
전체개선규정회수 M=20*Winit/N(20 : 임의수)
수속이자 α=0.9
여기에서, W, Wmin, Wmax, M, N은 정수로서 잘라버린 것을 사용한다. 또, M*N이 20*Winit으로 되도록한 이유는, 각 소자가 각개선처리에 있어서 평균 20회 정도는 처리되는 것을 기대하여 채용한 수로, 본래 얼마의 값을 설정하여도 상관없다. 제9도(d)에 나타낸 초기소자구성은, 무작위한 소자교환, 이동을Winit회 실행하여 얻은 것이다.
다음에, 본 발명의 제2수단인 여유도 함수결정수단 (2)은, 제3도(a)로 부터목적함수(F)의 무작위한 소자구성변경에 대한 변동값(Fr)에 의하여 정의된다,
본 실시예의 변동값(Fr)은, 다음과 같이 된다.
Fr= [∑S2/Winit]1/2,단
S=∑ΔF2
여기에서 F는, 교환실시전의 목적함수치(Fo), 교환실시 후의 목적함수치(Fn)차를 의미한다. S는 소자교환범위(Dm)에서,랜덤에 Winit의 배치소자교환을 실시하였을 경우에 있어서는 각각의 △F의 제곱의 총합을의미한다.
변동값(Fr)을 사용하여 여유도 함수 Red(W)는
Red(W) = (Fr/Winit) * W
이라 나타낼 수 있다. 단, 여기에서는 Winit회만 처리하고 있으나, 동회수는 임의이다.
처리를 간단히 하기 위하여 본 실시예에서는 경험적으로 구한 변동값(Fr)을 간이적으로 구하는 제3도(b)의 18의 방법으로 실행한다.
본 실시예에 있어서의 각소자에 결합하는 배선수는, 1소자당 2개이고, 개선규모가 Winit일때, 즉 제9도(e)에 나타낸 초기개선영역(40)에 있어서, 소자교환, 이동이 초기개선영역(40)의 변의 길이로 특징지어지는 최장거리간 Winit1/2이동이 일어난다고 하면, 목적함수치의 차 △Fmax는, 다음의 식으로 나타내어진다.
ΔFmax =2 * 2 * (Winit1/2)2
여기에서, 각정수, 1소자당의 배선이 2개, X,Y방향을 고려하여 2라하여 곱한 것이다. 한편, 제9도(e)에 있어서의 개선 한계영역(41)의 변의 길이로 특징지어지는 최초의 이동범위로 되는 Wmin1/2의 거리 사이에서의 교환으로 얻을 수 있는 최소의 목적함수치의 차 △Fmin는 다음식으로 나타낼 수 있다.
△Fmin=2 * 2 * (Wmin1/2)2
간이적인 변동값(Fr)의 결정은 △Fmax와, △Fmin의 평균을 채택한 것으로 한다. 즉,
Fr= 2 * 2 * [ (Winit +Wmin) ] /2
따라서 여유도 Red(W)는, 간이적으로 다음의 식을 사용한다.
Red (W) = 2 * (Winit + Wmin) /Winit * W
개선규모가(W)가 변하지 않는한, 동 여유도는 변하지 않는다. 개선영역내의 소자를 교환·이동하여 만들어진 새로운 소자구성의 수용판정은, 동 여유도함수에 여유도제어인자(α)를 곱한 것을 사용하는 것이지만, 이것에 관하여는, 나중에 상세히 설명한다.
다음에 개선영역(Dm)결정수단(3)이지만, 먼저 무작위로 원점소자를 결정하는 (19)의 다음에, 원점소자를 포함한 소자구성 변경으로 목적함수치가 일정값이내인 소자군수가 W이하인 소자군을 개선영역(Dm)으로 하는 20a에 따라 결정되지만, 본 실시예에서는, 거리에 의존하는 목적함수이므로 간이적인 결정방식인제4도(b)의 20b에 따라 개선영역을 결정함에 있다.
우선, 개선규모(W)를 고려한 개선영역의 결정은, 제9도(f)에 나타낸 바와같이 편의상, 개선영역(Dm)의 왼쪽아래에 위치하는 소자를 원점소자 0이라 정의하여, 동 원점소자를 결정하면, 개선영역이 결정된다. 만일 원점소자의 좌표를 Xg,Yg이라 정의하면, 개선영역(Dm)은, 본 실시예에서는 제9도(f)에서 파선으로나타낸 다음의 범위로 된다.
원점소자(0)의 좌표=(Xg,Yg)
개선영역(Dm) =(Xg, Yg),(Xg+W-1, Yg),(Xg, Yg+W-1),(Xg+W-1, Yg+W-1)으로 포위되는 구형영역.
다음에 개선영역개선수단(4)은, 개선영역(Dm)내의 소자를 교환·이동시켜서 목적함수치의 최소화를 도모하는 수단이다. 본 실시예에서는 교환만의 경우밖에 없고, 그 순서는, 다음과 같이 되어 있다.
1) 제5도(21) : 개선처리전의 소자구성의 목적함수치를 Fo이라 하고, 또 현상의 소자구성의 목적함수치를 Fn이라 한다(Fn=Fo).
2) 제5도(22),(23) : 개선영역내의 소자를 무작위로 2개로 고환한다.
3) 제25도(24) : 교환전의 목적함수치(Fn)와 교환후의 목적함수치(Fn)의 차를 △F이라 하여 구한다(△F=Fm - Fn) .
4) 제5도(25) : 만일△F가 수속인자 α와, 여유도 함수 Red(W)를 곱한값=α*Red(W)보다도 작으면, 교환후의 소자구성을 받아넣어, Fn=Fm이라 하는 수단(26)을 하고, 그렇지 않으면, 교환전에 복귀하는 수단(27)을 한다.
5) 제5도(28) : 상술한 2)-4)을 개선규정회수 N회를 한다.
다음에, 전체개선처리(5)에서는, 개선영역결정(3)과 개선영역내개선(4)을, 전체개선규정회수 M회 하였는가를 판정(29)를 하고, 층분히 전체소자구성에 걸쳐서 개선영역이 설정되어, 개선되는 것을 확인한다. 만일개선처리후의 목적함수 게산(30)의 결과(F)가 (Fo)보다도 작으면, 같은 개선규모에서, 다시금 개선영역 결정(3)으로 가며, 만일(F)가 (Fo)보다도 크면, 동일개선규모에서는 더욱 개선되는 예상이 없다고 하여 개선규모수속(6)으로 가는 판단을 하는 (31)을 하게 된다.
개선규모수속수단(6)은, 먼저의 수속인자(α)를 개선규모(W)에 곱한 것을 재차 W으로 하는 처리이다. 다음에, 개선규모 한계판정수단(7)에 따라 계속판정, 종료판정을 한다.
이상의 제1실시예의 중료시의 소자구성을 나타낸 것이, 제9도(g)에서, 순회판매인 문제의 최적구성이 구하고 있음을 알 수 있다.
본 발명의 처리과정을 구체적으로 재현하는 것을 가능하게 하기 때문에, 본 실시예에서 다루었던 순회판매원 문제의 처리를 계산기상에서 실현한 프로그램을 제10도(a)-(f)에 나타내었다. 제10도(a) 및 (b)는, 매인프로그램의 전반과 후반을 나타내었다. 제10도(c)는 입력정보의 생성과 초기배치구성생성을 실시한 것이다. 제10도(d)는 셀소자의 선택, 교환처리에 관한 처리이다. 제10도(e)는, 목적함수(F)의 계산이나, 도면출력을 하는 처리이다.
본 프로그램은 표준의 C언너를 사용하여 기술하고 있다. 제11도는, 뵨 실시예의 계산기처리의 결과 얻어진, 처리회수에 대한 목적함수치가 하락하여 가는 모습을 그래프로 한 것이다. 본 발명의 소자구성 최적화 시스템이, 진체소자를 고려한 소자배치구성을 구하는 능력을 지니고 있음은, 제11도 E1에서 볼 수 있는 바와같이, 처리도중의 단계에서, 소자구성의 목적함수치가 극소의 배치구성으로 빠진다음, 제11도, E2에서 볼 수 있는 바와같이, 그와같은 국소적인 개선된 소자구성으로 부터 한번 개악함에 따라서 더욱 양길의 배치구성인 E3에 옮겨가는 모습으로 부터 알 수 있다.
다음에 있어서, 본 발명에 의한 소자구성의 최적화시스템이 배치문제에 바꿔놓는 것에 한하지 않고 유효함을 설명하기 위하여, LSI논리회로에 있어서 2분할 민커트 문제의 한예에서 구체적으로 설명한다.
2분할 민크트문제라 함은, 논리회로를 구성하는 회로소자를 2분하여, 상호의 2분할영역 사이의 접속관계, 즉 2분할 영역사이의 횡단네트수를 가급적 성기게, 그 위에 회로소자의 면적을 서로의 분할영역이 가급적균등하게 되는 분할의 조합을 구하는 문제이다. 제12도(a)는 논리회로를 나타낸 것으로, 구성하는 회로소자(C1-C12)와 그것들의 접속네트관계 Nl-N16의 모습을 설명한 것이다.
제12도(b)는, 최적화처리준비 1에 의하여 준비된 영역 (a),(b)에 무작위로 분할되 회로소자와 네트를 나타 내는 초기소자구성이다. 제12도(c)-(f)는, 본 발명의 처리도중의 상황을 설명하였으며, 제12도(g)는, 본 발명의 소자구성 최적화시스템처리의 결과 얻어진 2분 할민커트문제의 최적구성이다. 본 실시예에서 사용하는 2분할 민커트문제는, 간단하기 위하여 각소자의 면적은 같다하여, 나아가서 분할영역(a),(b)은 초기상태에서 면적이 균등하다하고, 제12도(b)에 나타낸 분할영역(a),(b)사이의 소자교환만으로 네트수의 횡단개수를 최소화하는 구성을 구하기로 한다.
다음에 상세히 설명한다.
본 발명의 제1수단인 최적화처리의 준비(1)의 목적함수(F)의 결정(9)으로서는 회단하는 네트수를 최소로 하는 것이기 때문에 다음과 같이 된다.
F=∑I(Ki)2
여기에서, ∑1는 전체네트Nl-N16에 대한 총합을 의미한다. K1은 i번째의 네트가, 동일한 분열영역에있는 회로소자 사이의 네트의 경우에는 0, 상이한 분할영역에 있는 희로소자 사이의 네트의 경우에는 1인 함수로 한다. 인자결정수단(10)은 다음과 같이 설정한다.
개선규모(W) =초기개선규모 Winit
횡단네트에 관계하는 최대소자수=12
개선규모한계 Wmin=횡단네트에 관계하는 최소소자수=O
개선규정회수 N=W
전 체 개 선규정 회 수 M =20 * Winit/W(20:임의의수)
수속인자 α=0.9
초기소자구성(11)으로서는, 제12도(b)에 나타낸 무작위한 소자교환에 의하여 얻어진 소자구성이다,
다음에 본 발명의 제2수단인 여유도 함수결정(2)의 간이적인 제산방법(18)을 설명한다. 각 소자에 결합하는 배선수는, 1소자당 약 3개이다. 따라서, 최대의 목적함수치의 차 △Fmax는 다음식으로 나타낼 수 있다,
Fmax = 2 * 평규네트접속수 = 2 * 3
여기에서, 정수 2는, 소자교환을 의식하여 2를 곱한 것이다. 한편, 최소의 목적함수치의 차 △Fmin는 다음식으로 나타낼 수 있다.
△ Fmin = 0
간이적인 변동값(Fr)의 결정은, △Fmax와 △Fmin의 평균을 구한 것으로 한다. 즉
Fr= 3
따라서 여유도 Red(W)는, 간이적으로 다음식을 사용한다.
Red (W) = 3/Wint * W
개선규모(W)가 변하지 않는한, 동 여유도는 변하지 않는다. 개선영역내의 소자를 교환·이동하여 만들어진 새로운 소자구성의 수용판정은 동 여유도 함수에 여유도제어인자(α)를 곱한 것을 사용하는 것이나, 이것에 관하여는, 나중에 상세히 설명한다.
다음에 개선영역(Dm)결정수단(3)인데, 먼저 무작위로 선택한 횡단네트(43)에 결합하는 소자를 원정소자로서 결정하는(19)의 다음에, 개선규모(W)로 되기까지 무작위로 횡단네트(43)를 선택하여, 그것에 결합하는 소자를 개선영역 Dm(44)에 가하여 나아가는 간이적인 결정방식으로써 제4도(b)의 (20b)의 처리로 한다. 본 실시예에서는 개선영역(Dm)의 소자(44)에 사선을 하여 구별한다.
다음에, 개선영역개선수단(4)은, 개선영역(Dm)내의 소자(44)를 교환시켜서 목적함수치의 최소화를 꾀하는 수단이다. 그 절차는, 먼저의 실시에 1과 마찬가지로 다음과 같이 된다.
1) 제5도(21) : 개선처리전의 소자구성의 목적함수치를 Fo이라한다, 또 현상의 소자구성의 목적함수치를
Fn이라 한다(Fn=Fo).
2) 제5도(22),(23) : 개선영역내의 소자를 무작위로 2개 교환한다.
3) 제5도(24) : 교환전의 목적함수치(Fn)와 교환후의 목저함수치(Fm)악의 차를 △F이라 하여 구한다
(△F= Fm- Fn) .
4) 제5도(25) : 만일 △F가 수속인자(α)와, 여유도 함수치 Red(W)를 곱한 값=α*Red(W)보다도 작으면, 교환후의 소자구성을 받아넣어, Fn=Fm이라 하는(26)을 실행하거나, 그렇지 않으면, 교환전에 복귀하게 하는 (27)을 실행한다.
5) 제5도(28) : 상술한 2)-4)를 개선규정회수 N회실행한다,
다음에, 전체개선처리(5)에서는, 개선영역 결정(3) 과 개선영역내 개선(4)을, 전체개선규정회수 M희 실행하였는가의 판정(29)을 하여, 충분한 전체소자구성에 걸쳐서 개선영역이 설정되어, 개선되는 것을 학인한다. 만일 개선처리후의 목적함수계산(30)의 결과(F)가 (Fo)보마도 작으면 같은 개선규모로서, 다시금 개선영역 결정(3)에 가며, 만일 (F)가 (Fp)보다도 크면, 동일개선규모에서는 다시금 개선될 예상이 없다고 하여 개선규모수속(6)에 가는 판단을 하는 (31)을 실행하게 된다.
개선규모 수속수단(6)은, 먼저의 수속인자(α)를 개선규모(W)에 곱한 것을 재차 W이라 하는 처리이다. 다음에, 개선규모한 계판정수단(7)에 따라 계속판정, 종료판정을 한다. 제12도(C)는, 초기개선규모Winit에 있어서의 개선작업의 모습을 설명하는 것으로, 횡단하는 네트 N1,N3,N16,N15,N13,N12,N11,Nl0,N8,N6,N5에 관계하는 모든 소자가, (42)의 C4소자와 같이 사선으로 나타내고 있으나, 이것들이 개선영역(44)을 구성한다. 상기한 개량을 한다음, 개선규모의 수속(6)이 이루어진 다음의 처리를, 제12도(d)에 나타내었다. 제12도(d)에서는 횡단하는 네트 N16,N12,N4에 관계하는 6개의 소자가, 사선으로 나타낸개선영역(44)을 구성한다. 나아가서 소자구성의 개선을 하여 개선규모의 수속수단(6)이 이루어진 다음의 처리를, 제l2도(e)에 나타내었다.
제12도(e)에서는 횡단하는 네트 N6,N8에 관계하는 3개의 소자가, 사선으로 나타낸 개선영영(44)을 구성한다. 제12도(e)와 같은 개선규모(W)에서의 다른 개선영역(44)에 있어서의 작업상황을 제12도(f)에 나타내었다. 제12도(f)에서는 횡단하는 네트 Nl1,N7에 관계하는 4개의 소자가, 사선으로 나타낸 개선영역(44)을 구성한다. 이상의 제2실시예의 종료시의 소자구성을 나타낸 것이, 제12도(g)에서, 2분할 민커트 문제의최적구성이 구하여져 있음을 알 수 있다.
본 발명은, 점차 최적화를 진행하는 경우에, 교환·이동대상이 되는 소자의 선택범위를 설정하는 제1도의 수단(1)에 있어서의 개선규모의 결정. 제1도의 수단(3)에 의한 개선영역의 결정에 따라, 소자구성의 개선을 좋은 효율로 할 수 있어, 그때문에 계산기 처리고스트가 적어진다. 또, 소자구성의 변경의 수용판정에서, 소자구성의 목적함수치의 불규칙변동을 의식한 여유도 함수를 결정하는 수단(2)에 따라 애매하지 않은명료하게 정의할 수 있는 여유성을 지닌 개선처리(4)를 할 수 있다.
여유성을 개선판정에 도입한 수단(4)의 중의 수단(25)에 따라, 일시적으로 수속인자와 여유도 함수치의범위내에서의 개악의 배치구성을 받아넣을 수 있고, 그 때문에 국소적인 소자구성의 좋고 나쁨에 구속되지않고, 전체배치 소자구성을 고려한 보다 최적구성에 가까운 소자구성을 얻을 수 있다. 또 여유성을 수속시키기 위하여, 개선규모와 동기시킨 함수를 사용함에 따라, 개선규모수속수단(6)으로 개선규모를 작게함에따라, 여유성을 수속시킬 수 있으며, 최종적으로는 여유도를 0으로 함에 의한 수단(7)중의 수단(35)에 따라, 최적화처리를 수속시킬 수 있고, 또 안정한 양질의 배치구성을 얻을 수 있다.
이러한 특징에 따라, 본 최적화시스템은, 소자구성의 조적화가 공업적 가치를 지닌 분야, 특히 반도체(LSI)의 마스크레이아우트설계의 배치문제에 있어서, 커다란 효과를 발위하였다.
본 실시예에서는, 배차문제와, 분할문제에 적용하였을 경우에 대하여 설명하였으나, 일반의 소자구성의문제에 대하여도 유효하다함은 더 말할것 없다.

Claims (8)

  1. 서로 관계되는 소자군으로 이루어진 소자구성에 있어서, 소자구성의 국소적인 변경에 따라, 잠시 목적시방서에 접근시켜 나아갈 소자구성의 최적화의 처리를함에 있어, 목적시방서에의 도달상황을 수치적으로파악하는 지표로서, 임의 소자구성이 목적시방서에 가까워지면, 작은 값을 체택하고, 목적시방서로 부터 멀어지면 큰 값을 채택하는 목적함수의 정의와, 최척화처리를 제어하는 개선영역규정회수, 전체소자규정회수,초기개선규모, 개선규모한계, 수속인자의 결정, 또한 소자구성개선 대상이 되는 초기소자구성의 작성을 하는 제1수단 : 개선경향이 있는가 없는가의 판단에 여유성을 지니게 하여, 전체적인 소자구성의 개선을 목표로 하기 위하여 이용하는 여유도 함수의 계산을 하는 제2수단 : 소자구성의 개선치리를 국소적으로 하기 위하여, 무작위로 선택한 원점을 중심으로, 개선규모에 따라 선택되는 소자군이 구성하는 개선영역의 설정을하는 제3수단 : 현상의 소자구성의 목적함수치와 개선영역에 속하는 소자의 교환·이동을 하여 생성한 새로운 소자구성의 목적함수치의 목적함수치차를, 개선규모에 따라 특징지어지는 여유도와 비교하여, 목적함수치 차가 여유도보다도 큰 경우에만 새로운 구성을 채용하지 않고 현상의 소자구성을 유지하고, 그 이의에서는, 소자구성의 목적함수치가 증가 경향에 있어도, 현상의 소자구성으로서 새로운 소지구성을 채용하는 여유성을 지닌 개선처리를 개선규모에 따라 특징지어지는 선택범위내 개선규정 회수를 실행하는 제4수단 : 전체소자수와, 선택범위내 규정회수로 부터 특징지어지는 전세개선규정회수만 제3수단, 제4수단으로 되는 전체소자 구성개선처리를 반복한 다음 목적함수치를 구하여, 전체소가구성 개선처리한다음 목적함수치가, 전체개선처리전의 목적함수치보다도 작을경우에는, 다시금 전체개선 규정회수만 전체소자구성 개선처리를 반복하고, 그밖에, 다음의 제6수단으로 간다라고 하는, 판정을 하는 제5수단 : 개선규모에, 수속인자를 곱한 것을 새로이 개선규모로 하는 제6수단 : 제6수단의 결과, 만일, 개선규모가 개선규모 한계보다도 크면, 새로운 개선규모로 부터 특징지어지는 여유도 함수치를 계산하여, 제3수단으로 복귀하고, 만일 그 크기가개선규모의 한계이하에서. 여우도 함수치가 0이 아니면, 여유도 함수치를 0으로하여, 제3수단으로 복귀하고, 만일 그 크기가 개선규모한계 이하에서, 여유도 함수치가 0이면, 종료처리를 하는 제7수단; 및 구하여진 최적소자 구성을 출력하는 종료처리를 하는 재8수단 : 을 구비한것을 특징으로하는 소자구성의 최적화 시스템.
  2. 제1항에 있어서, 제2수단에서 사용하는 여유도 함수로서, 초기소자구성에 있어서의 무작위한 이동·교환에 의한 목적함수치의 변화의 통계오차(변동값)를 얻은 다음에, 소자 1희당 교환·이동처리에 대한 변동값과 개선영역에 포함되는 소자수의 적을 여유도 함수로서 사용하는 소자구성의 최적화시스템.
  3. 제1항에 있어서, 제3단에 있어, 개선영역의 결정의 겅우에, 무작위로 선택한 임의 소자를 원점소자로하고, 원점소자와의 교환에 따라서는. 소자구성과 교환전의 소자구성의 목적함수치의 차가, 일정기준치 이하로 되는 소자의 집합으로 부터 만들어진 소자군을 개선영역으로 하는 소자구성의 최적화시스템.
  4. 서로 관계된 소자군으로 이루어지는 소자구성에서, 소자사이의 관계의 세기가 각소자간의 거리로 나타낼 수 있는 배치문제로 바꿔놓을 수 있는 경우이고, 소자배치의 국소적인 변경에 따라, 잠시 목적시방서에접근하여가는 소자배치구성의 최적화의 처리에 있어, 목적시방서에의 도달상황을 수치적으로 파악하는 지표로서, 임의의 소자배치구성, 목적시방서에 가까워지면 작은 값을 채택하고 목적시방서로 부터 밀어지면 큰값을 채택하는 소지간의 거리에 의존하는 목적함수의 정의와, 최적화처리를 제어하는 개선영역규정희수, 전체소자규정회수, 초기개선규모한계, 수속인자의 결정, 나아가서 소자구성 개선대상이 되는 초기배치 소자구성의 작성을 하는 제1수단 : 개선경항이 있느냐 없느냐의 판단에 여우성을 지니게 하여, 전체적인 배치소자구성의 개선을 목표로 하기 위하여 사용하는 개선영역의 면적에 따라 특징지어지는 여유도 함수의 결정을하는 제2수단 : 배치소자구성의 개선처러를 국소적으로 하기 위하여, 무작위로 선택한 원점을 중심으로 개선규모에 따라 선택되는 소자군이 구성하는 2차원적으로 넓어지는 개선영역기의 설정을 하는 제3수단 : 현상의 배치소자구성의 목적함수치와 개선영역에 속하는 소자의 배치교환 이동을 하여 생성한 새로운 배치소자구성의 목적함수치의 목적함수치차를, 개선규모에 따라 특징지어지는 여유도 함수치와 수속인사의 적으로된 여유도와 비교하여, 목적함수치차가 여유도보다도 큰 경우에만 새로운 구성을 채용하지 않고 형상의 배치소자구성을 유지하여, 그 이외것에서는, 배치소자구성의 목적함수치가 증가경향에 있어서도, 현상의 배치소자구성으로서 새로운 배치소자구성을 채용하는 여유성을 지닌 개선처리를 개선규모에 마라 특징지어지는 개선규정회수를 하는 제4수단 : 전체소자수와, 규정회수로, 부터 특징지어지는 전체개선규정회수만 제3수단, 제4수단으로 되는 전체배치 소자구성 개선처리를 반복한 다음의 목정함수치의 평균을 구하고, 전체배치소자 구성개선 처리후의 목적함수치의 평균이, 전체개선 처리전의 목적함수치의 평균보다도 작은 경우에는, 나아가서, 전체 개선규정회수만큼 전체배치소자구성 개선처리를 반복하여, 그 이외라면 다음의 제6수단으로 간다라고 하는 판정을 하는 제5수단 : 개선규모에, 수속인자를 급한 것을 새로이 개선규모로 부터특징지어지는 여유도 함수치 계산하여, 제3수단으로 복귀하고, 만일 그 크기가 개선규모 한계이하에서, 여유도 함수치가 0이 아니면, 여유도 함수치를 0으로 하여, 제3수단으로 복귀하여, 만일 그 크기가 개선규모한계이하에서, 여유도 함수치가 0이면 종료처리를 하는 제7수단 : 및 구하여진 최적배치소자구성을 출력하는 종료처리를 하는 제 8수단 : 을 구비한 것을 특징으로 하는 배치소자 구성의 최적화시스템.
  5. 제4항에 있어서, 제2수단에서 사용하는 여유도 함로서, 초기배치 소자구성에 있어서의 무작위한 이동·교환에 의한 목적함수치의 변화의 통계오차(변동값)를 얻은 다음에, 소자 1회당 교환·이동처리에 대한변동값과 개선영역에 포함되는 소자수의 적을 여유도 함수로서 사용하는 소자구성의 최적화시스템.
  6. 제4항에 있어서, 제2수단에 있어서의 여유도 함수의 정의로서, 평균적인 관계를 지닌 가상적인 소자를 개선영역의 최대거리로 부터 최소거리에 이동·교환처리하였을 경우의 목적함수치의 차로서 구한 것을소자당의 변동값으로 대용하여, 그 소자당의 변동과 개선영역의 면적의 적을 여유도 함수로서 간이적으로 정의하는 것을 특징으로 하는 소자구성의 최적화시스템.
  7. 제1항에 있어서, 제3수단에서, 개선영역의 결정에 있어, 무작위로 선택한 임의의 소자의 배치위치를 원점으로 하고, 원점과의 배치교환에 의하여 된 소자배치 구성과, 교환전의 소자배치구성의 목적함수치의차가, 일정기준치이하로 되는 소자의 집합으로 부터 만들 수 있는 소자군을 개선영역으로 하는 것을 특징으로 하는 소자구성의 최적화시스템.
  8. 제4항에 있어서, 제3수단에서, 개선영역의 결정에 있어, 무작위로 선택한 임의의 소자를 원점으로하고, 원점근방의 지정된 거리내에 배치되는 소자군이, 대체로 교환·이동에 따라 일정한 목적함수의 차가일치함을 이용하여, 간이적으로 개선영역을 결정하는 것을 특징으로 하는 소자구성의 최적화시스템.
KR1019890015603A 1988-10-28 1989-10-28 소자구성의 최적화시스템 KR920005241B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-273433 1988-10-28
JP88-273433 1988-10-28
JP27343388 1988-10-28

Publications (2)

Publication Number Publication Date
KR900006881A KR900006881A (ko) 1990-05-09
KR920005241B1 true KR920005241B1 (ko) 1992-06-29

Family

ID=17527839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015603A KR920005241B1 (ko) 1988-10-28 1989-10-28 소자구성의 최적화시스템

Country Status (4)

Country Link
US (1) US5159682A (ko)
EP (1) EP0367154B1 (ko)
KR (1) KR920005241B1 (ko)
DE (1) DE68927794T2 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430831A (en) * 1991-03-19 1995-07-04 Koninklijke Ptt Nederland N.V. Method of packing rectangular objects in a rectangular area or space by determination of free subareas or subspaces
JP3220250B2 (ja) * 1992-01-09 2001-10-22 株式会社東芝 セル自動配置方法
JPH0773158A (ja) * 1993-07-12 1995-03-17 Hitachi Ltd 計画立案方法および装置
JP2922404B2 (ja) * 1993-11-15 1999-07-26 富士通株式会社 集積回路の配置決定方法
US5914887A (en) * 1994-04-19 1999-06-22 Lsi Logic Corporation Congestion based cost factor computing apparatus for integrated circuit physical design automation system
US5875117A (en) * 1994-04-19 1999-02-23 Lsi Logic Corporation Simultaneous placement and routing (SPAR) method for integrated circuit physical design automation system
US5557533A (en) * 1994-04-19 1996-09-17 Lsi Logic Corporation Cell placement alteration apparatus for integrated circuit chip physical design automation system
US5963975A (en) * 1994-04-19 1999-10-05 Lsi Logic Corporation Single chip integrated circuit distributed shared memory (DSM) and communications nodes
US6493658B1 (en) 1994-04-19 2002-12-10 Lsi Logic Corporation Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms
US5815403A (en) * 1994-04-19 1998-09-29 Lsi Logic Corporation Fail-safe distributive processing method for producing a highest fitness cell placement for an integrated circuit chip
US5495419A (en) * 1994-04-19 1996-02-27 Lsi Logic Corporation Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing
US6155725A (en) * 1994-04-19 2000-12-05 Lsi Logic Corporation Cell placement representation and transposition for integrated circuit physical design automation system
US5587919A (en) * 1994-04-22 1996-12-24 Lucent Technologies, Inc. Apparatus and method for logic optimization by redundancy addition and removal
US5526514A (en) * 1994-06-21 1996-06-11 Pradhan; Dhiraj Method for circuit verification and multi-level circuit optimization based on structural implications
US5675500A (en) * 1994-10-18 1997-10-07 International Business Machines Corporation Multi-chip device partitioning process
US5852562A (en) * 1994-12-13 1998-12-22 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing an LSI layout utilizing cells having a predetermined wiring height in order to reduce wiring zones
US5612894A (en) * 1995-02-08 1997-03-18 Wertz; David H. System and method for molecular modeling utilizing a sensitivity factor
US5740067A (en) * 1995-10-19 1998-04-14 International Business Machines Corporation Method for clock skew cost calculation
US5745735A (en) * 1995-10-26 1998-04-28 International Business Machines Corporation Localized simulated annealing
US5844811A (en) * 1996-06-28 1998-12-01 Lsi Logic Corporation Advanced modular cell placement system with universal affinity driven discrete placement optimization
US6067409A (en) * 1996-06-28 2000-05-23 Lsi Logic Corporation Advanced modular cell placement system
US5867398A (en) * 1996-06-28 1999-02-02 Lsi Logic Corporation Advanced modular cell placement system with density driven capacity penalty system
US6026223A (en) * 1996-06-28 2000-02-15 Scepanovic; Ranko Advanced modular cell placement system with overlap remover with minimal noise
US5963455A (en) * 1996-06-28 1999-10-05 Lsi Logic Corporation Advanced modular cell placement system with functional sieve optimization technique
US5831863A (en) * 1996-06-28 1998-11-03 Lsi Logic Corporation Advanced modular cell placement system with wire length driven affinity system
US5835381A (en) * 1996-06-28 1998-11-10 Lsi Logic Corporation Advanced modular cell placement system with minimizing maximal cut driven affinity system
US6085032A (en) * 1996-06-28 2000-07-04 Lsi Logic Corporation Advanced modular cell placement system with sinusoidal optimization
US5872718A (en) * 1996-06-28 1999-02-16 Lsi Logic Corporation Advanced modular cell placement system
US5870311A (en) * 1996-06-28 1999-02-09 Lsi Logic Corporation Advanced modular cell placement system with fast procedure for finding a levelizing cut point
US5870312A (en) * 1996-06-28 1999-02-09 Lsi Logic Corporation Advanced modular cell placement system with dispersion-driven levelizing system
US6030110A (en) * 1996-06-28 2000-02-29 Lsi Logic Corporation Advanced modular cell placement system with median control and increase in resolution
US5808899A (en) * 1996-06-28 1998-09-15 Lsi Logic Corporation Advanced modular cell placement system with cell placement crystallization
US5812740A (en) * 1996-06-28 1998-09-22 Lsi Logic Corporation Advanced modular cell placement system with neighborhood system driven optimization
US5914888A (en) * 1996-06-28 1999-06-22 Lsi Logic Corporation Advanced modular cell placement system with coarse overflow remover
US5892688A (en) * 1996-06-28 1999-04-06 Lsi Logic Corporation Advanced modular cell placement system with iterative one dimensional preplacement optimization
US5963728A (en) * 1996-08-14 1999-10-05 International Business Machines Corporation Method to partition clock sinks into nets
US5980093A (en) * 1996-12-04 1999-11-09 Lsi Logic Corporation Integrated circuit layout routing using multiprocessing
US6463347B1 (en) * 1997-09-15 2002-10-08 International Paper Company System for detecting occurrence of an event when the slope of change based upon difference of short and long term averages exceeds a predetermined limit
US6412096B1 (en) * 1999-04-30 2002-06-25 International Business Machines Corporation Method and apparatus for a hedge analysis technique for performance improvements of large scale integrated circuit logic design
US6769098B2 (en) * 2000-02-29 2004-07-27 Matsushita Electric Industrial Co., Ltd. Method of physical design for integrated circuit
US20030014225A1 (en) * 2001-07-13 2003-01-16 De Vicente Juan Francisco Thermodynamic simulated annealing schedule for combinatorial optimization problems
US6665851B1 (en) * 2001-12-04 2003-12-16 Synopsys, Inc. Quick placement of electronic circuits using orthogonal one dimensional placements
EP1320026A1 (en) * 2001-12-13 2003-06-18 STMicroelectronics S.r.l. Method for generating a random number sequence and a relative random bit generator
US7349121B2 (en) * 2002-08-02 2008-03-25 Agfa Graphics Nv Method for automatically determining an imposition plan
EP1387289A1 (en) * 2002-08-02 2004-02-04 Agfa-Gevaert Method for automatically determining an imposition plan
US8347261B2 (en) * 2009-09-10 2013-01-01 Cadence Design Systems, Inc. Method and system for implementing graphically editable parameterized cells
EP2933693A1 (en) * 2014-04-17 2015-10-21 Rovio Entertainment Ltd Parameter modification
US11237527B2 (en) 2014-04-17 2022-02-01 Rovio Entertainment Ltd Parameter modification
JP6879948B2 (ja) 2015-08-14 2021-06-02 イメリーズ ミネラルズ リミテッド 抗菌性金属を含有する無機粒子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1502554A (ko) * 1965-12-01 1968-02-07
US3681782A (en) * 1970-12-02 1972-08-01 Honeywell Inf Systems Machine process for positioning interconnected components to minimize interconnecting line length
US4495559A (en) * 1981-11-02 1985-01-22 International Business Machines Corporation Optimization of an organization of many discrete elements
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
US4615011A (en) * 1983-12-19 1986-09-30 Ibm Iterative method for establishing connections and resulting product
US4754408A (en) * 1985-11-21 1988-06-28 International Business Machines Corporation Progressive insertion placement of elements on an integrated circuit
JPH0793358B2 (ja) * 1986-11-10 1995-10-09 日本電気株式会社 ブロック配置処理方式
US4931944A (en) * 1988-05-27 1990-06-05 General Motors Corporation Method of optimizing a vehicle assembly line build sequence

Also Published As

Publication number Publication date
US5159682A (en) 1992-10-27
KR900006881A (ko) 1990-05-09
DE68927794D1 (de) 1997-04-03
EP0367154B1 (en) 1997-02-26
EP0367154A2 (en) 1990-05-09
DE68927794T2 (de) 1997-09-18
EP0367154A3 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
KR920005241B1 (ko) 소자구성의 최적화시스템
Lai et al. Channel assignment through evolutionary optimization
Cohoon et al. Distributed genetic algorithms for the floorplan design problem
Lin et al. Applying the genetic approach to simulated annealing in solving some NP-hard problems
US4495559A (en) Optimization of an organization of many discrete elements
CN114896937A (zh) 一种基于强化学习的集成电路布局优化方法
Ashouri et al. A Combination of Meta-heuristic and Heuristic Algorithms for the VRP, OVRP and VRP with Simultaneous Pickup and Delivery
Cho et al. Four-bend top-down global routing
US20230274068A1 (en) Performing non-preferred direction detailed routing followed by preferred direction global and detailed routing
US20230282635A1 (en) Integrated circuit with non-preferred direction curvilinear wiring
CN110704259A (zh) 一种高效的数字微流控生物芯片测试路径优化方法
Faroe et al. Local search for final placement in vlsi design
Lienig et al. Genetic algorithms applied to the physical design of VLSI circuits: A survey
JPH02191360A (ja) 素子構成の最適化システム
Graves et al. Backtracking of jobs and machine location problems
Sait et al. Timing driven genetic algorithm for standard-cell placement
Rivas et al. Evolving RBF neural networks
Godzik Energy redistribution in autonomous hybridization of agent-based computing
Qi Research on TSP Solution Based on Improved Simulated Annealing Algorithm
Dai et al. Advanced Shuttle Strategies for Parallel QCCD Architectures
Sankar An Effective Memetic Algorithm for Solving Channel Routing Problems
Lebbar et al. Optimal Cutting Parameters Selection of Multi-Pass Face Milling Using Evolutionary Algorithms
Cai et al. PUFFER: A Routability-Driven Placement Framework via Cell Padding with Multiple Features and Strategy Exploration
Rabkin Efficient use of genetic algorithms for the minimal Steiner tree and arborescence problems with applications to VLSI physical design
JP2736104B2 (ja) 半導体集積回路の論理セルの配置方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971230

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee