KR920003484Y1 - 2모드 모니터의 비디오모드 제어회로 - Google Patents

2모드 모니터의 비디오모드 제어회로 Download PDF

Info

Publication number
KR920003484Y1
KR920003484Y1 KR2019890017430U KR890017430U KR920003484Y1 KR 920003484 Y1 KR920003484 Y1 KR 920003484Y1 KR 2019890017430 U KR2019890017430 U KR 2019890017430U KR 890017430 U KR890017430 U KR 890017430U KR 920003484 Y1 KR920003484 Y1 KR 920003484Y1
Authority
KR
South Korea
Prior art keywords
output
resistor
signal
terminal
video
Prior art date
Application number
KR2019890017430U
Other languages
English (en)
Other versions
KR910009632U (ko
Inventor
윤주문
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890017430U priority Critical patent/KR920003484Y1/ko
Publication of KR910009632U publication Critical patent/KR910009632U/ko
Application granted granted Critical
Publication of KR920003484Y1 publication Critical patent/KR920003484Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

2모드 모니터의 비디오모드 제어회로
제1도는 본 발명에 따른 비디오모드 제어회로도.
제2도는 제1도의 부분 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 모드 제어신호 발생부 12 : 제1영상신호 출력회로
14 : 제2영상신호 출력회로 16 : 영상신호 드라이버
본 고안은 모니터의 영상신호 입력처리 회로에 관한 것으로, 특히 2모드 모노 모니터에서 수직동기신호에 따른 모드절환시 MDA/CGA신호를 처리 출력하는 회로에 관한 것이다.
현재 모니터는 컴퓨터 시스템 비디오 카드의 종류에 따른 영상신호를 처리하여 디스플레이 하기 위해 멀티싱크 모니터로 개발되어 가고 있다.
현재 비디오카드는 TTL모노크롬, MDA(Mono Display Adapter), CGA(Color Graphics Adapter), EGA(Enhanced Graphics Adapter), VGA(Video Graphiecs Adapter)등이 있으며, 상기 각 비디오카드들은 수평동기 주파수가 각각 들리고, 수평.수직동기 주파수가 조금씩 다르다.
상기와 같은 비디오카드로 부터 제공되는 연상신호를 모니터가 입력하여 처리하기 위해서는, 상기 모니터내에는 각 어답터의 종류에 따른 영상신호를 처리하여 CRT(Cathode Ray Tube)로 드라이드 하도록 하는 영상처리 회로를 가져야 한다.
상기와 같은 비디오 어답터중 MDA의 영상신호를 처리하는 모니터에서 칼라 영상신호를 출력하는 CGA의 출력영상을 디스플레이하기 위한 종래의 영상처리 회로는 메모리 예를들면 PROM(Programable Read Only Memory)를 사용하여 색신호(R, G, B)를 혼합처리 하여 왔다.
그러나 상기와 같이 PROM를 사용하여 적(R : Red), 녹(G : Green), 청(B : Blue)의 색신호를 처리하는 방식은 회로의 구성 매우 복잡할 뿐만 아니라 제조원가도 비싸기 때문에 실용성이 떨어지는 문제가 있어왔다.
따라서 본 고안의 목적은 비디오 카드의 종류에 따라 달리 출력되는 수직동기신호에 따라 모드스위치하여 MDA/CGA의 영상신호를 선택하여 출력토록 하는 2모드 모니터의 모드절환회로를 제공함에 있다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 2모드 비디오 절환회로도로서, 수직동기 신호단자(VS)와 접지사이에 저항(R1)과 캐패시터(C1)이 직렬 접속되어 입력 수직동기신호를 저역 필터링하는 저역필터링 수단과, 상기 수직동기신호 입력단자(VS)에 일측 입력단자가 접속되고 또다른 입력단자가 상기 저항(R1)에 저항(R2)을 게재하여 접속되어 두입력을 배타적 부논리합 출력하는 제1배타적 부논리합 게이트(이하 EXNOR이라 함)(5)와, 상기 저항(R2)의 출력과 전원전압을 입력하는 저항(R3)을 출력하는 배타적 부논리합 출력하는 제2EXNOR(7)로 구성되어 입력 수직동기신호에 따른 모드절환 스위칭신호를 출력하는 모드 제어신호 발생부(10)와, 비디오신호의 입력을 증폭하여 CRT(도시하지 않음)으로 드라이브하는 영상드라이브 앰프(16)와, MDA영상신호(Video) 입력단자(G4)와 상기 영상드라이브 앰프(16)사이에 직렬 접속된 3-버퍼(3-State Buffer : 이하 버퍼라함(BUF4) 및 다이오드(D4)와, 일측이 전원전압(VCC)에 접속되어 상기 버퍼(BUF4)의 출력단자에 접속된 출력 레벨설정저항(R7)과 상기 제2EXNOR(7)의 출력을 반전하여 상기 버퍼(BUF4)의 출력을 제어하는 인버터(INT)로 구성된 제1영상신호 출력회로(12)와, 적색단자(G1)와 녹색단자(G2) 및 청색단자(G3) 각각 상기 영상드라이브 앰프(16) 사이에 각각 직렬 접속된 버퍼(BUF1-BUF3)와 다이오드(D1-D3), 상기 버퍼(BUF1-BUF3)의 출력을 조절하는 저항(R4-R6)으로 구성된 제2영상출력회로(14)로 구성된다.
제2도는 제1도의 부분 동작 파형도이다.
상기 제2도를 참조하여 제1도의 동작예를 설명한다.
지금 수직동기신호 입력단자(VS)로 중앙처리장치(컴퓨터 시스템내에 있는 것으로 도시하지 않음)으로 부터 제2a도와 같은 네가티브 형태의 MDA 수직동기신호가 입력되면, 이는 저항(R1)과 캐패시터(C1)에 의해 필터링 되어진다. 따라서 제1EXNOR(5)에는 제2a도의 (A)와 같은 네가티브의 MDA수직동기신호와 상기 저항(R1)과 캐패시터(C1)에 의해 필터링 된 신호 "하이"가 입력된다.
이때 제1EXNOR(5)의 일측에 "하이"신호가 입력되는 것은 네가티브 주기가 포지티브 주기보다 대단히 적기 때문에 캐패시터(C1)에 충전작용이 일어나 저역필터링 출력하기 때문이다.
그러므로 수직동기신호 입력단자(VS)로 제2a도와 같은 MDA의 수직동기신호가 입력되면 제1EXNOR(5)은 입력동기신호와 동일한 동기신호를 동기신호 발생회로(도시하지 않음)으로 출력하게 된다. 또 저항(R1)과 캐패시터(C1)의 필터링 출력을 입력하는 제2EXNOR(7)은 두 입력이 "하이"임으로 논리 "하이"을 제1, 제2영상출력회로(12), (14)의 스위칭 제어신호를 출력한다.
상기 제2EXNOR(7)의 출력이 논리 "하이"임으로 버퍼(BUF1-BUF4)중 MDA의 영상신호(Video)을 입력하는 버퍼(BUF4)만이 인버터(INT)출력 "로우"에 의해 다이오드(D4)의 에노드로 입력된다.
그리고 버퍼(BUF1-BUF3)는 제2EXNOR(7)의 논리 "하이"에 의해 오프되며, 이로 인해 CGA의 적, 녹, 청(R, G, B)는 차단된다.
한편 상기 버퍼(BUF4)를 통한 MDA의 비디오신호로 저항(R7)에 의해 적정 레벨로 되어진 후 다이오드(D4)를 통해 영상드라이브 앰프(16)에 입력된다.
따라서 모드 제어신호 발생부(10)로 부터 논리 "하이"신호를 출력하면 단자(G1-G4)로 입력되는 신호중 단자(G4)로 입력되는 MDA영상신호만이 영상드라이브 앰프(16)를 통해 CRT에서 디스플에이된다.
만약 모니터가 CGA모드로 동작하여 컴퓨터로 부터 제2b도와 같은 포지티브 형태의 CGA수직동기신호가 단자(VS)로 입력되면, 제1EXNOR(5)의 단자(A)는 제2도와 같이 포지티브로 되고, 단자(B)는 저항(R1)과 캐패시터(C1)에 의한 필터링 동작에 의해 논리 로우가 입력된다.
따라서 제1EXNOR(5)은 제2b도와 같은 네가티브 형태의 수직동기신호와 논리 "로우"를 배타적 부논리합하여 출력함으로 그 출력은 제2b도의 (C)와 같이 포지티브 형태의 수직동기신호를 동기신호 발생회로로 출력하며, 제2EXNOR(7)은 제2b도의 (D)와 같이 논리 "로우"의 신호를 출력한다.
그러므로 단자(G4)로 입력되는 MDA의 영상신호를 입력하는 버퍼(BUF4)는 오프되어지고, 단자(G1-G3)로 입력되는 CGA의 적, 녹, 청색의 영상신호를 입력하는 버퍼(BUF1-BUF3)가 "온"된다. 상기 버퍼(BUF1-BUF3)의 "온"에 의하여 CGA의 R, G, B영상신호는 각각의 다이오드(D1-D3)로 입력되는데 이때 각 버퍼(BUF1-BUF3)의 출력 영상색신호 R, G, B들의 레벨은 적정값으로 설정된 저항(R4-R6)에 의해 조절된다.
따라서 상기 버퍼(BUF1-BUF3)로 부터 출력되는 CGA의 색신호들은 적당한 비율로 다이오드(D1-D3) 및 저항(R4-R6)들에 의해 혼합(Mixing)되어 영상드라이브 앰프(16)를 통해 CRT로 입력됨으로써 모니터는 CGA모드로 동작된다.
상술한 바와같이 본 고안은 간단한 로직게이트 및 필터회로로써 모드에 따른 수직동기신호를 모드 제어신호로 발생하고, 3-스테이트버퍼를 사용하여 상기 모드 제어신호에 의해 MDA/CGA비디오모드를 제어하여 색신호의 출력을 제어함으로서 간단한 회로의 구성으로써 영상입력을 자동 절환할 수 있다.

Claims (1)

  1. 입력영상신호를 증폭하여 CRT로 드라이브하는 영상드라이브 앰프(16)를 구비한 2모드 모니터의 비디오모드 제어회로에 있어서, 수직동기 신호단자(VS)와 접지사이에 저항(R1)과 캐패시터(C1)이 직렬 접속되어 입력 수직동기신호를 저역 필터링하는 저역필터링 수단과, 상기 수직동기신호 입력단자(VS)에 일측 입력단자가 접속되고 또다른 입력단자가 상기 저항(R1)에 저항(R2)을 게재하여 접속되어 두입력을 배타적 부논리합 출력하는 제1배타적 부논리합 게이트(이하 EXNOR이라함)(5)와, 상기 저항(R2)의 출력과 전원전압을 입력하는 저항(R3)을 출력을 배타적 부논리합 출력하는 제2EXNOR(7)로 구성되어 입력 수직동기신호에 따른 모드절환 스위칭신호를 출력하는 모드 제어신호 발생부(10)와, MDA영상신호(Video) 입력단자(G4)와 상기 영상드라이브 앰프(16) 사이에 직렬 접속된 3-버퍼(3-State Buffer : 이하 버퍼라함(BUF4) 및 다이오드(D4)와, 일측이 전원전압(VCC)에 접속되어 상기 버퍼(BUF4)의 출력단자에 접속된 출력 레벨설정 저항(R7)과 상기 제2EXNOR(7)의 출력을 반전하여 상기 버퍼(BUF4)의 출력을 제어하는 인버터(INT)로 구성된 제1영상신호 출력회로(12)와, 적색단자(G1)와 녹색단자(G2) 및 청색단자(G3) 각각 상기 영상드라이브 앰프(16) 사이에 각각 직렬 접속된 버퍼(BUF1-BUF3)와 다이오드(D1-D3), 상기 버퍼(BUF1-BUF3)의 출력을 조절하는 저항(R4-R6)으로 구성된 제2영상출력회로(14)로 구성됨을 특징으로 하는 회로.
KR2019890017430U 1989-11-24 1989-11-24 2모드 모니터의 비디오모드 제어회로 KR920003484Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890017430U KR920003484Y1 (ko) 1989-11-24 1989-11-24 2모드 모니터의 비디오모드 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890017430U KR920003484Y1 (ko) 1989-11-24 1989-11-24 2모드 모니터의 비디오모드 제어회로

Publications (2)

Publication Number Publication Date
KR910009632U KR910009632U (ko) 1991-06-29
KR920003484Y1 true KR920003484Y1 (ko) 1992-05-30

Family

ID=19292224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890017430U KR920003484Y1 (ko) 1989-11-24 1989-11-24 2모드 모니터의 비디오모드 제어회로

Country Status (1)

Country Link
KR (1) KR920003484Y1 (ko)

Also Published As

Publication number Publication date
KR910009632U (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
KR910005140B1 (ko) 디지탈 표시 시스템
US4800429A (en) Auto sync polarity control circuit for use with monitor
US5670972A (en) Self-diagnosis arrangement for a video display and method of implementing the same
KR100318979B1 (ko) 액정디스플레이패널의제어기와제어방법및액정디스플레이장치
US5463408A (en) Liquid-crystal display
US5502498A (en) Clamp signal generation-control circuit and a method therefor
KR920003484Y1 (ko) 2모드 모니터의 비디오모드 제어회로
JPH0830247A (ja) ディスプレイ装置
US5905396A (en) Clamp pulse circuit
US6281871B1 (en) Liquid crystal drive circuit
US5812121A (en) Cascode current units with inverter circuitry control
US5838388A (en) Video preamplifier with data insertion
JP3776539B2 (ja) マトリクス表示装置の駆動信号を発生させる装置
US5805151A (en) Raster contoller
KR100213909B1 (ko) Lcd 패널의 중심전압 발생회로
CN214752886U (zh) 一种显示器驱动板
US4698681A (en) Dual intensity video circuit
JP3128826B2 (ja) 画像表示装置
KR960016734B1 (ko) 프레임 비 제어회로(frc)
KR930000013B1 (ko) 퍼스널 컴퓨터의 비디오 신호 처리회로
JP2527830Y2 (ja) 液晶表示装置
JPS633568A (ja) ビデオ出力回路
KR100254766B1 (ko) 마이컴을 이용한 비디오 입력레벨 선택회로
JPH07210107A (ja) ディスプレイモニター
KR100268480B1 (ko) 포맷컨버터 모듈을 갖는 영상표시기기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970430

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee